新聞搜尋      
半導體科技 > 產業新聞 >

精巧控制低溫CVD磊晶成長

      日期:2001/10/4      來源:半導體科技

   

Virginie Loup, Jean-Michel Hartmann, Marie-Noëlle Séméria, CEA/LETI, Grenoble, France
Arkadii V. Samoilov, Lori Washington, Applied Materials, Santa Clara, California

在新一代的半導體元件,以矽為主的磊晶(epitaxial)膜成份變得更複雜,所添加的摻雜物不僅有硼(boron)、砷(arsenic)或磷(phosphorus)而且還有鍺(germanium),在一些例子裡更出現碳。精確的沉積速率知識和進到矽中不同種類的原子合併效應(incorporation)是非常關鍵的,的確,在元件持續微小化下,對於沉積膜的厚度控制和化學成份有越來越迫切的需求,合併物種的分級,例如鍺,在以矽為主的膜裏達到具有精確濃度分佈的一致性,是元件製造中另外一項挑戰,減壓CVD磊晶系統證明可以達到所要求的元件濃度分佈。

減壓化學氣相沉積(RP-CVD)系統中,一般不同磊晶製程的溫度範圍如圖一所示,Si沉積的溫度範圍高低兩端分別受限於熱預算(thermal budget)限制,以及因減緩沉積速率所致的產能限制。選擇性製程使用HCl在開放的Si區域中長膜,而不在介電膜上長膜,HCl減緩矽的沉積速率,因此溫度範圍從較低的一端偏移到溫度較高的一端,由於在高溫下形成的表面起伏(undulations)與差排(dislocations),使得SiGe的磊晶沉積範圍受到限制。同時,將Ge加入到Si中,明顯地增加成長速率,並且將實際SiGe沉積向下延伸到較低的溫度,最後,SiGeC在所有磊晶成長應用中具有最低沉積溫度的特性,主要是由於碳合併到矽中,細節將會在下面討論。
#F#圖一:在RP-CVD系統如Epi Centura的Si、選擇性磊晶成長(SEG)SiGe、整片SiGe、和SiGeC的典型製程溫度範圍。右邊是低溫沉積Epi Centura系統示意圖。本篇文章的所有數據是由100、200mm矽晶圓取得。

對於元件製造所選用的磊晶製程條件,在其他因素中,我們需要考量的是熱預算與產能需求,為增加產能而不考量熱預算的狀況下,具有多重(multiple)沉積反應腔的單晶集結式CVD設備,如Epi Centura(圖一)已經證實具有量產的價值[1] ,作為預磊晶(pre-epitaxial)清洗的專門反應腔,是正如別處所描述的進一步降低整體的熱預算並增加產能[2]。本篇文章是對一種減壓、低溫Si、SiGe和SiGeC CVD磊晶特性作一詳盡的報導,並且報導新穎的CVD控制方法。

#P#RP-CVD矽磊晶沉積
圖二顯示的是磊晶矽的成長速率為絕對溫度倒數的函數,對於以二氯矽烷(dichlorosilane-SiH2Cl2)和矽甲烷(silane-SiH4)為主的製程,可分成兩種情況[3-7]。在高溫時,成長速率為質量傳遞限制(mass-transport-limited)。的確,從圖二可看出二氯矽烷(DCS)流量倍增時,使得成長速率加倍。然而,溫度並不會明顯改變成長速率,隨著溫度的上升而成長速率稍有增加,可能與氣相中反應物種在高溫時增強的擴散係數有關。
#F#圖二:在20torr壓力下,兩種前驅物矽甲烷(SiH4)和二氯矽烷(DCS),磊晶矽成長速率對絕對溫度(Arrhenius圖)倒數作圖。插入圖顯示在高溫下(質量傳遞限制範圍)和在低溫下(反應速率限制範圍)矽表面的氫終結現象。

第二部分是在低溫時,隨著絕對溫度倒數的增加,沉積速率呈現指數的減少,沉積為反應速率限制(reaction-rate-limited) ,活化能可從圖二的Arrhenius圖推測出來大約是2 eV,這個數字對於活化能而言,顯示出低壓矽磊晶製程的特性[4, 5],該數值比在大氣壓力下所發現矽甲烷和DCS製程的發現值值(1.5eV)來得大[3]。成長速率的指數溫度相關性,不是與氣相中化學反應的溫度活化有關,就是與因矽原子合併所造成氫從矽表面脫附有關[6,7]。
接下來,我們進行RP-CVD中摻雜物混合的鑑定。摻雜物混合系統能夠經由添加超過兩個數量級的氫氣,來改變摻雜源氣體[如二硼烷(diborane-B2H6)、砷化氫(arsine-AsH3)、或者是磷化氫(phosphine-PH3)]的稀釋。這樣可控制沉積膜大範圍阻值的電性(圖三)。兩種方法可用於測量摻雜物的濃度:二次離子質譜儀(SIMS),可探測總原子濃度﹔四點探針可量測阻值,對於電性活潑的摻雜物離子是敏感的。圖三顯示出摻雜物濃度與摻雜物氣體流量的相關性。對硼而言,混合與流量呈線性關係,而且SIMS的數據和阻值數據有密切的一致性,指出所有硼原子是具有電活性的。對磷而言,原子合併對流量同樣也是線性的。然而,從阻值量測推論活性原子濃度顯示出特有的行為,磷化氫/矽甲烷在10-6(圖三a)的流速比例和磷化氫/DCS在10-5的流速比例下,活性原子濃度陡增(圖三b)。隨著流量的進一步增加,活性磷濃度以次線性(sublinear)速率增加。正如之前所建議的[8],這是由於在高摻雜物分壓下的寄生氣體氣相反應(2PH3=P2 + 3H2),將氫化物分解成摻雜物和氫氣,並且降低合併的速率。
#F#圖三:硼和磷合併為摻雜物來源/矽來源的質流比例函數,用在a)725oC以矽甲烷為主的Si磊晶成長和b)775oC以DCS為主的成長。成長壓力是20torr。

#P#SiGe磊晶沉積
SiGe的優點源自於SiGe的能帶落差(band gap)小於矽的事實,藉由在矽基材上成長應變(strained)的SiGe膜能夠進一步增加能帶落差值,應變的SiGe能夠沉積在Si上,SiGe合金的厚度保持在臨界值下[9] ,在SiGe本體中,其晶格常數(lattice constant)比Si來得大,當薄SiGe膜沉積在Si基材上時,在共平面(in-plane)的膜晶格參數與基材的晶格參數吻合,這個四角形的吻合會使得SiGe晶格變形,並且使得SiGe和Si間不共平面(out-of-plane)的晶格參數差異甚至比材料本體來得大,對於膜而言是夠薄了,對於SiGe層和Si晶片之間晶格常數的不吻合,能夠彈性地調整,在這個例子中並沒有形成差排,SiGe層是呈現應變的,為了確保SiGe層能夠維持應變,SiGe為主的製程需要低的沉積溫度。
能帶落差值(band gap offset)主要是由於價帶(valence band)的差值所致,可忽略傳導帶(conduction band)的差值,價帶差值阻止電洞(holes)從P摻雜的SiGe移動到N摻雜的Si發射極,增加NPN電晶體的增益,在p-MOSFET SiGe的應用中,在Si-SiGe介面的價帶差值能夠在SiGe層內局限電洞的位置,在Si-SiGe介面所形成的二維電洞氣體移動率比傳統的Si p-MOS結構中的移動率來得大,這是由於SiGe內部較低的電洞有效質量,以及電晶體兩側之游離摻雜物與二氧化矽間載子的空間分離所導致[9,10]。
經由雙載子電晶體(bipolar transistor)的基極操縱Ge的梯度分布可得到SiGe的另外一項優點,因為能帶落差為一含鍺成份的函數,它會在基極中產生空間上的變化,而導致漂移電場的形成,這個電場將加速電子通過基極,降低傳遞時間並改善電晶體的高頻性質,包含數GHz甚至100GHz以上的最大震盪頻率和自動開關器[11],SiGe為主的雙載子電晶體已經進入過去Ⅲ-Ⅴ元件獨享的領域,高頻特質對不需最大速度的產品可交換為低功率消耗。

SiGe沉積是藉由將鍺烷(GeH4)加入含矽物種所達成,正如圖四a所示,在反應速率區的成長速率,即在低溫時是快速增加鍺流量的函數,這個成長速率的增加,可能是由於氫從富含鍺的表面脫附與相較於從矽的表面脫附時活化能的減少有關,有趣的是SiGe的成長速率與含矽物種的流速無關。圖四b顯示鍺濃度為鍺烷流量的函數,對於固定鍺烷流量,含矽物種流量減少時(DCS或矽甲烷),會造成膜內鍺濃度的增加,Ge濃度能夠從SIMS分析中獲得,也同樣可從x-射線繞射(XRD)光譜獲得,這項技術可以探測出沉積膜不共平面的晶格常數,圖4c顯示出一個高品質SiGe膜的XRD圖形,從基材與SiGe尖峰訊號間的間隔,可得到15.1%的Ge濃度,從厚度界線的軌跡和在SiGe層的半高寬,可計算出SiGe膜厚為41nm。
#F#圖四:a)Ge和SiGe的原子濃度和b)SiGe的成長速率,兩者皆為GeH4/H2的質流比例函數。在650oC以矽甲烷為主的成長,和在750oC以DCS為主的成長。所有例子中成長壓力都是20torr。c)41nm厚Si 0.849 Ge 0.151層樣品的XRD圖。

#P#控制CVD的新方法
在許多應用中,必須以不同的鍺濃度來沉積所要的膜厚,即製備出不同濃度梯度的SiGe結構,晶圓製程反應腔,包括Epi Centura,使用質量傳遞控制器(MFC)引進製程氣體物種,MFC一般用於提供固定流速或從一設定點到另一點間呈線性變化的流速條件。
一般常見的SiGe濃度梯度是線性的,然而,因為SiGe的成長速率會隨Ge濃度呈現劇烈的變化(圖四),線性流量斜坡在膜中將不會產生Ge的線性分布,Ge的線性分布需要在高Ge濃度時迅速地改變鍺烷流量,並在低Ge濃度時緩慢地改變鍺烷流量,一種製備梯度結構的方法是把沉積條件區分為幾個步驟,每一個將會有線性的流量斜坡(flow ramp) ,圖五a顯示的是一片晶圓使用三個線性流量斜坡步驟製程的SIMS圖,SIMS的數據顯示的是一個預期線性斜率的偏差,一種控制MFC以得到精確Ge濃度分布的方法,不管它是線性或非線性的,都是重要的,圖五b是形成具有想要的濃度分布薄膜系統簡化方塊圖,由使用者提供的訊息,包括膜的目標濃度分布和一組類似於圖四所報導的實驗數據,即Ge濃度和以鍺烷質量流速為函數的SiGe成長速率,當提供輸入數據時,系統邏輯計算出在預定的時間間隔(通常是0.1秒)的鍺烷流量,以得到設定的Ge濃度。
#F#圖五:a)硼摻雜SiGe梯度結構的SIMS圖。這個斜坡分成三部份,每一部份都有鍺烷流量的線性變化。b)新CVD控制法的方塊圖。c)使用新CVD控制法處理的晶片SIMS圖。

這個系統邏輯同樣也計算結合SiGe成長,並且使用它來決定在相同時間間隔中,將被沉積的膜厚,這個系統邏輯接著會將計算出的Ge濃度分布與想要的Ge濃度分布作比較,假如預期輸入的厚度未達到想要的濃度,系統邏輯會計算一個新的膜厚值,表示需要額外的厚度量以得到想要的總厚度。對於維持厚度新的計算值而言,邏輯會計算相對應的濃度值,製程本身會重覆直到想要的濃度分布厚度達到為止,處理器會終止這個迴路並藉由送出訊號給MFC調節鍺烷流量,以完成膜的成長。
圖五c顯示的是使用新的CVD控制方法,所製造的晶圓之SIMS圖,這塊晶圓的摻雜分布符合我們想要的Ge含量,這裏我們注意到用相同的方法,也能夠控制其他的CVD製程,超過SiGe的應用範圍之外。

#P#SiGe製程的
上一則      下一則
   相關新聞