Cadence益華電腦宣布，智原科技(Faraday Technology Corporation)透過以共通功率格式(Common Power Format，CPF)為基礎的Cadence低功耗解決方案(Cadence® Low-Power Solution)，已經成功地實現20多項低功耗晶片設計的投產。
智原科技為一ASIC設計服務的領先廠商，近來面臨的狀況，不但是客戶設計案的日趨複雜，同時也造成在設計尺寸上的增加，甚至平均可達三倍之多。然而，智原科技運用CPF-enabled Cadence益華電腦低功耗解決方案為基礎的整合式設計方法，以及採用平台式設計方法，不僅能游刃有餘地處理與日俱增的設計複雜性，更在過去幾年裡平均縮短了20%的設計時間，並且成功地替客戶完成了20多項低功耗的設計案。
智原科技SoC & SiP發展與服務處長吳坤城表示：「Cadence益華電腦低功耗解決方案，實現低功耗設計投產的一致化與可靠流程，有效地滿足了智原在低功耗晶片設計上的需求。同時依據我們實際的使用經驗，Cadence益華電腦的低功耗解決方案也確實提供了非常優異的功耗表現，以及讓我們的設計服務得以最佳化。」
Cadence益華電腦產品行銷副總裁Steve Carlson表示：「智原科技能夠駕馭先進低功耗功能日益增加的設計複雜度，以更短的時間完成更大規模的設計，證明了運用Cadence低功耗解決方案使晶片功耗最佳化，的確是其最好的選擇。」「卓越設計生產力歸功於絕佳的技術與設計解決方案的融合。」
Cadence益華電腦低功耗解決方案實現功耗效率的關鍵技術，包括Encounter 數位設計實現系統(Encounter Digital Implementation System)與Conformal-Low Power。在實體設計實現流程中，智原科技設計團隊運用Encounter 數位設計實現系統，並透過Encounter Power System享受原有power domain支援和整合式power signoff。此外，Conformal Low Power為智原科技提供了佈局前後的功能與架構檢查，確保最終晶片設計正確無誤。Encounter數位設計實現系統與Conformal-LP都是CPF為基礎Cadence低功耗解決方案中不可或缺的一環。