Ian Morey, Ashish Asthana, Lam Research Corp., Fremont, California

現今的電漿蝕刻單元製程可以蝕刻主要可能範疇內的內連線低介電常數介電層。雖然在雙嵌入(Dual Damascene)的製程中可以針對所有的介電層進行蝕刻，但是對於所有層模的製程整合挑戰及其間的取捨難題仍舊存在。由於製程單元都非常的相似，因此製程步驟的控制性難易程度及成本將對介電層材料的選定有決定性的影響。

針對高效能元件因此有相當多種類的低介電常數材料正在進行研究中以能夠應用於內連線間的介電層而取代傳統的氧化介電層。這些試驗階段中的材料必須要能對造成內連線訊號延遲的RC效應中的電容部份予以降低[1,2]。
製程中引進低介電常數材料主要有兩種施行策略[3]，某些半導體晶圓製程廠商已將銅的雙嵌入製程和傳統的氧化介電層併用，並且同時評估合適的低介電常數材料；而有些則計畫以傳統的鋁導線製程搭配使用低介電常數材料並在下一階段再導入銅導線雙嵌入製程。
以材料的整合性及蝕刻製程觀點，低介電常數材料仍存在相當多的挑戰。某些低介電常數材料蝕刻製程可將傳統氧化層的蝕刻製程稍加修改即可，但是有些則需要開發全新的蝕刻製程。除此之外對於特定金屬及低介電常數介電層的材料組合還必須要將蝕刻及去光阻步驟進行最佳化的調整。此篇文章將回顧不同低介電常數材料在蝕刻製程上的挑戰及成功地用以蝕刻這些材料的步驟，對於可整合至雙嵌入製程架構的各單獨蝕刻步驟也會提出加以討論。
#F#低介電常數材料的分類表
#P#低介電常數介電層
低介電常數介電材料可以做下列的分類：具摻雜物質的氧化層、有機性的、高氟含量的、及多孔隙性的材料等。多孔隙性的材料是在其他基材中引入微小孔隙用以降低淨電容值。低介電常數材料可以利用旋轉塗佈或是化學氣相沈積方式進行成長，對於孔隙性材料大部份都是利用旋轉塗佈方式並且控制其溶劑的揮發以造成所要的孔隙結構。不同種類的低介電常數材料的一些特定例子列在下表中。
要決定何種低介電常數材料最適合晶圓製程製造廠取決於製程整合、蝕刻的相關課題、資本和材料成本及現有設備的基礎等。舉例而言：很多晶片(chip)製造廠希望所有的低介電常數材料都能以化學氣相沈積方式成長，但有些可能傾向用旋轉塗佈的方式。由於當中存在相當的變異性，因此不可能有任何一種低介電常數的材料可以主導整個低介電常數材料的市場。
#P#蝕刻的挑戰
列在表中的大多數材料都可以利用電容式耦合的中密度電漿蝕刻系統或是利用感應式、Helicon、ECR等方式的高密度電漿蝕刻系統進行蝕刻。目前針對所有種類的低介電常數材料廣泛的蝕刻特性研究工作正在進行中。以下將展示的結果是在4520XLE的中密度及TCP9100PTX高密度的蝕刻系統上完成，這兩項皆是屬於Lam研發實驗室的設備。
#P#具摻雜物的氧化層
氟摻雜氧化層(FSG)的製程很容易與現有的蝕刻及化學氣相沈積系統結合，只需要對其中做些許的製程調整即可。用作TEOS的蝕刻步驟也可蝕刻FSG，同時由於氟的存在會降低Si-O的平均鍵結強度因此FSG要較TEOS高出約20%的蝕刻速率，因此對於氮化矽(Si3N4)及光阻的蝕刻選擇比也都可以同步增高。
典型的蝕刻化學成分混合了碳氟氣體（例如C4F8及CF4）可以控制碳氟比、另含一氧化碳以清除自由的氟原子的（也可充當是控制碳氟比例的另一種方法）、氬氣則扮演稀釋的角色。可以藉由提高C4F8/CF4的比例以增加對氮化矽的蝕刻選擇比。此外透過控制晶片的最佳化溫度也可達到相同的效果。圖一說明具有每分鐘高於10000A的蝕刻速率及具有88度角以上的蝕刻圖形及對氮化矽有高選擇比的研究結果。
#F#圖一：FSG薄膜沈積的雙嵌入蝕刻結構。
摻雜氫的氧化層(HSQ)也可以傳統氧化層的蝕刻步驟作為其蝕刻的方式。藉由和FSG相同的控制方法以達到蝕刻HSQ，時能具有相當的蝕刻速率及角度。若是高濃度的氫摻雜(>15%)，將會降低蝕刻速率，同時蝕刻圖形也會較為傾斜；可以在蝕刻時通入少量的氧氣，減輕上述的兩項效應。但是氧含量必須要做一最佳化的控制，若是過多的氧氣出現在蝕刻的過程中時，電漿中的氧成份會消耗側壁上的氫原子進而增高HSQ的介電常數，同時在氧化夾層結構中的HSQ護層，若是受到氧的作用而喪失時，也會使蝕刻圖形變成內彎形(undercut)或是碗狀(bowing)。
含氧的電漿在進行光阻去除時，對於含氫摻雜的氧化層所造成的效應更大，當進行光阻灰化(ashing)時，覆蓋氧化層可以達到保護表面的目的，同時此一覆蓋保護層也可當作是減少含氫摻雜氧化層吸水性的屏障層。由於在一般商用型的光阻去除步驟中，都會使用高溫的去除程式，因而增加HSQ中的氫受到破壞的機會，因此精準的控制晶圓上的溫度非常重要。為了降低HSQ材料中的氫被移除，在蝕刻系統上即時去除光阻會有必然優點，因蝕刻系統可以提供優異的晶圓溫控。
如同氫摻雜的氧化層，一些碳摻雜的低介電常數材料如MSQ，因為其表面形成孔洞性的結構，因此在光阻去除過程中，也會遭受到氧的破壞[6]。不若氟或是氫摻雜的氧化層，碳摻雜的氧化層會因其碳和氫在晶格內的不同摻雜程度，而需要對原有氧化層的蝕刻程式作相當程度的變更。介電常數與摻雜程度、Si-C、Si-H鍵結特性及薄膜密度相關連。由於薄膜特性會改變薄膜的蝕刻特性，因此一種可接受的蝕刻方式，必須對確實的薄膜成份做最佳化參數調整。例如將傳統的TEOS蝕刻程式其對氮化矽具選擇比，進行含碳摻雜氧化層的蝕刻，蝕刻速率將會慢到無法接受的程度。如何克服過慢的蝕刻速率，一種方法就是結合與氟氧化層的蝕刻配方另含氧有機物質的蝕刻。氧的使用會加快含碳摻雜氧化層的蝕刻，但是此一改變，也會加快對光阻及氮化矽的蝕刻速率，因而降低對光阻及氮化矽屏障層的蝕刻選擇比。
接下來的挑戰是如何發展出一種可以維持對氮化矽屏障層選擇比的蝕刻步驟，有些方式包括了降低一氧化碳的流量或是降低C4F8/CF4的比例，上述兩者都可以改善蝕刻速率，也可當作是取代或如加入氧的添加一般。最終目標是要能發展出具有良好的蝕刻速率及對氮化矽最高的選擇比。對於研究中的含碳摻雜的低介電常數材料，經由對上述蝕刻參數做最佳化的調整，已經有令人滿意的結果（圖二）。
#F#圖二：化學氣相沈積的碳摻雜薄膜的溝槽蝕刻圖形，有相當不錯的蝕刻圖形及CD控制。
#P#有機材料
有機材料可以藉由氧氣氧化或是氫氣還原達到蝕刻的目的，這些氣體可以與稀釋性氣體或是作為側壁保護用的其他氣體混合使用，對於有機材料的蝕刻步驟通常都對SiO2、蝕刻終止層及屏障層的氮化矽有很好的選擇比，但是光阻的選擇比通常都只有1左右。而SiO2及Si3N4會用作此類材料的蝕刻硬質面罩(Hard Mask)。當中最大的挑戰是在如何兼顧快的蝕刻速率及垂直蝕刻圖形時，尚能控制Hard Mask的削面(faceting)情形。
由於純氧蝕刻製程對有機材料都會有等向性的蝕刻傾向，蝕刻的垂直圖形就必須要藉由高分子保護層及物理濺鍍的調整而得以維持[7]。Hard Mask的斜面蝕刻速率，主要是由到晶圓表面上的離子能量流所決定（正比於離子能量和離子流量的乘積），所以藉由降低離子流，Hard Mask的側面蝕刻速率得以降低，然而較低的離子能量通常會減低異向性蝕刻的效果，因此需要特定的氣體，提供側壁的保護效果。（圖三）
#F#圖三：a)顯示加入側壁保護性氣體對蝕刻結果的影響，b)是增加離子能量流對蝕刻圖形硬罩層(Hard Mask)削角(facet)的影響。
使用上述討論的控制參數，根據不同的製程方式，我們可以發展出適用好多種不同結構的最佳蝕刻程式。在SiLK這種半導體的介電層材料，不論是溝槽或是導孔(via)結構（這是組成雙嵌入結構的兩種基本單元）上，都可以得到很好的圖形並且有精準的CD控制，此外Hard Mask的蝕刻削角情形也很輕微（圖四）。這些製程經調整後可以得到一稍微傾斜的蝕刻圖形結構，而有利於後續的金屬填入。
#F#圖四：SiLK材料上的導孔(a)及溝槽(b)的蝕刻圖形。此一蝕刻圖形是經過調整能滿足溝槽及導孔的金屬填入條件。
使用有機材料當中的一項挑戰，就是在去光阻步驟中不能傷及下層的低介電常數有機材料，雖然一般傾向乾式光阻去除步驟，並且也正著手進行發展中，濕式的光阻去除仍是目前的使用方式。由於光阻與有機低介電常數材料的蝕刻速率非常相似，未來的光阻應該要能在進行蝕刻的步驟同時去除，以簡化製程並節省成本。
#P#高含氟濃度的薄膜
高含氟濃度的薄膜或許可以有機材料的蝕刻方式進行蝕刻的製程，事實上有些高含氟濃度薄膜較有機薄膜，有更快的蝕刻速率及對Hard Mask和屏障層更高的蝕刻選擇比。圖五是利用電容式耦合的中密度電漿，對Parylene AF4薄膜進行溝槽的蝕刻，可以看出非常小的斜面削角及相當垂直的蝕刻圖形。
#F#圖五：Parylene AF4的溝槽蝕刻結果。
截至目前為止，高含氟濃度薄膜在蝕刻上的挑戰要較前述幾種都來得小，雖是如此，要將這些高含氟濃度薄膜與雙嵌入銅製程整合在一起，確是有相當的困難。和有機材料相同，這些薄膜在光阻去除上面臨同樣的挑戰。此外這些薄膜與Ta和Ti都有很強的反應性，而Ti和Ta又是用作Cu的屏障層材料，此種高反應性存在的事實，對大多數的晶圓製造廠造，成使用此種材料上的限制。無論如何，因為高含氟濃度薄膜有較低的介電常數，或許他們會重新尋找一種與氟反應性較低的屏障層材料。
#P#多孔隙結構材料
多孔隙結構材料雖然使用多數之前討論的材料作為基本組成，但是由於孔隙的存在，因而可以得到比這些原組成材料更低的介電常數。由於介電常數可在1.0與2.0之間，這些孔隙結構已經成為小於0.1μm的製程技術需求而進行研發。氧化層、雜質摻雜的氧化層、有機材料甚至是高含氟濃度薄膜材料；都被作為具有適當孔隙性結構的組成基材。
可以預期的是利用其組成材料的原有蝕刻程式，將與進行孔隙性材料的蝕刻程式相同。事實上已經在一種空隙性氧化層Nanoglass上進行蝕刻的示範，其蝕刻速率與孔隙性材料密度成反比。以具有70%孔隙程度的薄膜為例，其蝕刻速率要較TEOS高出三倍。