郭正邦 / 國立台灣大學電機工程學系教授

本文主旨在於探討適用在深次微米的完全解離絕緣體上矽互補式金氧半元件的可解析式元件模型，以供超大型積電所需之計算機輔助設計的電路模擬程式使用。這些可解析式元件模型考慮了小元件效應、和載子溫度有關之遷移率效應、邊牆導通效應、非局部化之碰撞解離效應、寄生之雙載子電晶體效應以及熱效應。在電路模擬程式加入了上述諸項模型之後的結果已由三維元件模擬器和實驗結果加以驗證，而且也可對絕緣體上矽互補式金氧半元件所組成電路提供良好的直流和暫態行為預測。

絕緣體上矽技術已經在深次微米互補式金氧半超大型積電的應用上逐漸獲得重視。利用絕緣體上矽技術，很多超大型積體電路，諸如動態記憶體、靜態記憶體、閘級陣列、中央處理器等等，均已經被製造出來，其性能不論在速度或功率消耗方面均較傳統晶片為優，因此，在未來的晶片設計持續朝高速度低功率發展之際，絕緣體上矽技術在半導體界的重要性將快速地獲得提升。然而，深次微米絕緣體上矽元件的特性和傳統元件有很多地方不同，所以必須有新的模型加以描述。另外，在製造超大型積電的先進半導體製程中，一些特殊的現象，諸如短通道效應、窄通道效應、邊牆導通效應以及和載子溫度有關之遷移率效應等等，皆隨著元件不斷的縮小而顯著，因此，相關的電流和電容模型必須加以修正。尤其，在較大的汲極電壓下，非局部化之碰撞解離效應和寄生之雙載子電晶體效應會相當嚴重，所以必須特別加以考量。對絕緣體上矽的架構而言，由於元件是建立在氧化層上的單晶矽中，其散熱效果甚差，所以熱效應會較傳統元件嚴重許多，在建立模型時更是不可以忽略。在這種情形下，往昔用來分析傳統電路的電腦輔助設計程式（SPICE）可能已不敷使用，隨著先進絕緣體上矽技術的逐步盛行，實在有必要建立或補充新的電腦輔助設計程式以供發展所需。因此，本文的主要目的是在分析上述所提到的絕緣體上矽元件的特殊現象，提供電腦輔助設計程式所需要的可解析模型，然後將這些模型以電腦程式的方式，裝設在現有的電路分析之電腦輔助設計程式中，使之可以沿用到新的先進絕緣體上矽技術。在這篇文章中，主要就是在介紹研究的成果：一個新的電腦輔助設計電路分析程式（ST-SPICE）已經被發展出來了，並且已經獲得實驗或者三維的元件分析模擬程式之驗證，可對絕緣體上矽互補式金氧半元件所組成電路提供良好的直流和暫態行為預測，以下將略述其要。
發展的可解析元件模型以及電路分析電腦輔助設計程式（ST-SPICE）已經在網路上公開，詳細的說明文件、原始程式及修改後的操作使用手冊可在下列的網址找到-- http://www.ee.ntu.edu.tw/www/faculty/jb-kuo/jb-kuo.htm。在這裡將大略的介紹先進的絕緣體上矽之特性以及ST-SPICE 在這些方面的預測效果。
如圖一所示為一典型的使用高台架構之先進半解離和全解離絕緣體上矽金氧半元件之截面圖，下來的圖形皆以全解離絕緣體上矽金氧半元件為分析的重點。
#F#圖一：半解離（上圖）與全解離（下圖）絕緣體上矽金氧半元件截面圖。
如圖二所示為絕緣體上矽元件的短通道及窄通道效應。隨著元件的長度或寬度不斷的縮小，元件的臨界電壓大小值也隨之減低，而使得元件容易有關不掉的情形，但如果元件的矽薄膜層變得更薄一些，則這個現象可獲得減輕。另外由此圖可知，三維效應會使得邊牆通道的臨界電壓值比中央通道為小，這將使得邊牆通道比較早導通。
#F#圖二：短通道效應與窄通道效應：絕緣體上矽互補式金氧半元件的臨界電壓受通道長度以及通道寬度的影響而改變的情形。此圖是由ST-SPICE模型和三維元件模擬器的分析所繪製的。
如圖三所示則為絕緣體上矽元件偏壓在次臨界區間時的電流行為。注意到在次臨界區時，元件的寬度對電流的大小影響有限，這是因為邊牆通道的臨界電壓較小，所以在此區間下，元件的導通情形主要是由邊牆通道所主宰之故。
#F#圖三：絕緣體上矽N型金氧半元件在次臨界區時，其汲極電流與閘極偏壓之間的關係。元件的長度為1.0μm，寬度為0.3μm與2.4μm，汲極的偏壓為10mV。
如圖四所示為元件偏壓到強反轉區時的電流導通情形，即使元件大小只有0.15μm長、0.3μm寬，ST-SPICE 依然可對其電流行為加以預測，這是因為程式已經將小元件效應、和載子溫度有關之遷移率效應以及邊牆導通效應同時考慮在內了。如圖五所示則為元件的電容變化趨勢。在考慮了邊牆導通效應以及邊緣電場效應之後，對0.15μm長、0.3μm寬的小元件而言模型仍然適用。
#F#圖四：絕緣體上矽N型金氧半元件的汲極電流對汲極電壓的變化情形。元件的長度為0.5μm，寬度為0.3μm。
#F#圖五：絕緣體上矽N型金氧半元件的內在電容(CGD)對閘極電壓的變化情形。元件長度為0.15μm，寬度為0.3μm和3.0μm，汲極偏壓為0.5V、1.0V、或1.5V。
圖六所示為元件在高偏壓之下，所呈現的負電阻效應以及崩潰現象。注意到在元件偏壓於閘級2.5V和汲極2.0V時，由於元件耗功甚大，元件的晶格溫度大幅上升，熱效應使得電流反而減低而造成負電阻現象，如果汲極電壓更進一步上升，則非局部化之碰撞解離效應和寄生之雙載子電晶體效應會被觸發而造成電流快速上升的崩潰現象。
#F#圖六：絕緣體上矽N型金氧半元件的非局部碰撞效應、寄生雙載子電晶體以及熱效應對汲極電流的影響情形。
將上述的電流以及電容模型整合之後，即可用來分析元件的暫態行為，如圖七所示為元件的輸出暫態波形。由此圖可知，整合後程式的預測效果仍然準確，而且原本用三維元件模擬器一天才能分析出來的波形，現在用ST-SPICE只需不到一秒的時間，對電路設計來說十分有用。
#F#圖七：絕緣體上矽N型金氧半元件輸出端的下降電壓波形。元件的長度是0.15μm，寬度是0.3μm和3.0μm，負載電容則為10fF。
接著比較不同電路的測試結果。如圖八（a）為N型（左上圖）、P型（右上圖）金氧半元件的汲極電流對汲極電壓的變化情形。如（a）所示，由於N型金氧半元件的電流高，故其功率消耗也比較大，所以因熱效應所引起的負電阻現象（在VGS=3V及VDS=3V處）要比P型元件明顯得多。（b）是利用（a）中的元件所組成的反相器（inverter）與反及閘（NAND gate）電路的輸出暫態波形，其中輸出電容負載為25fF。（c）則為（b）中電路所組成的環式振盪器（Ring Oscillator）之傳遞延遲時間對供給電壓的變化情形。由此圖可知，隨著供給電壓的減低，傳遞時間也越長，一般而言，反及閘電路又比反相器要慢些。
#F#圖八：絕緣體上矽（a）N型及P型金氧半元件的汲極電流對汲極電壓的變化情形，（b）為利用（a）中的元件所組成的反相器與反及閘電路的輸出暫態波形，其中電路的輸出電容負載為25fF。（c）為（b）中電路的傳遞延遲時間受到供給電壓影響的情形。
跟過去傳統的SPICE程式不同的是，ST-SPICE將載子溫度和晶格溫度對絕緣體上矽金氧半元件的影響都考慮進去了，這對於預測深次微米絕緣體上矽金氧半電路的直流和暫態特性是相當重要的。在這裡，
為了進一步凸顯熱效應對元件暫態行為的影響，圖九顯示了絕緣體上矽N型金氧半元件內，汲極電流、晶格溫度、電子溫度以及有效遷移率的暫態變化情形，此圖是 ST-SPICE分析的結果，其中元件的熱容是7(10-10J/K，熱阻是1.9(104K/W或8.5(103K/W。如圖所示，當絕緣體上矽N型金氧半元件的閘極輸入了一個由0V變到2V、且上升/下降時間為0.1ns的脈波時，其汲極電流會竄升到最大值。然而，隨著功率的消耗以及熱量的逐步累積，元件內的晶格溫度會逐步地向上升高。本來元件在打開後不久，其電子溫度便達到一個穩定值，但因為晶格溫度已經和緩地上升，所以電子溫度也稍微地增加。同時，跟電子溫度與晶格溫度有關的有效遷移率也會因此而改變。所以，可以從圖中看到，在元件打開後，汲極電流會由最高點處慢慢地衰退。如果閘極電壓再從2V變回0V，則元件再度關上，其晶格溫度會因散熱的緣故而漸漸地變低，但如果在晶格溫度還來不及降回室溫時，閘極電壓又再度升為2V，則在這樣的情況下，因為晶格溫度會比以前高，所以汲極電流的最高值會比前一次低。相對地，如果元件的熱阻值變大，則汲極電流因熱效應而慢慢衰減的現象會更明顯，此外，由於熱時間常數在RTH增加時會變長，所以元件要達到熱平衡的時間也會比較久。
#F#圖九：絕緣體上矽N型金氧半元件內，汲極電流、晶格溫度、電子溫度、以及有效遷移率的暫態變化情形，此圖是ST-SPICE分析的結果，其中元件的熱容是7(10-10J/K，熱阻是1.9(104K/W或8.5(103K/W。
#P#結論
適用在深次微米的完全解離矽在絕緣體上互補式金氧半元件的可解析式元件模型已經被發展出來，並提供超大型積電所需之計算機輔助設計的電路模擬程式ST-SPICE使用以提高其應用的效果。與實驗結果比較，對於矽在絕緣體上互補式金氧半元件所組成的電路，它的確提供了良好的暫態和直流行為預測。這對矽在絕緣體上的領域之發展有相當大的助益。
#P#參考文獻
[1]J. B. Kuo and K. W. Su, "Compact Current Model for Mesa-Isolated Fully-Depleted Ultrathin SOI NMOS Devices Considering Sidewall-Related Narrow Channel Effects", IEEE International SOI Conference Dig., pp.84-85, 1997.
[2]K. W. Su and J. B. Kuo, "Analytical Capacitance Model for Submicron Accumulation-Mode SOI MOS Devices", Solid-State Electronics, Vol. 42, No. 4, pp. 513-522, Apr. 1998.
[3]K. W. Su and J. B. Kuo, "Analytical Threshold Voltage Model Considering Small-Geometry Effects for VLSI Mesa-Isolated Fully-Depleted Ultrathin SOI NMOS Devices using a Quasi-3D Approach", in CMOS VLSI Engineering: Silicon-on-Insulator (SOI)---Kluwer, Boston, 1998, ISBN 07923-82722.
[4]K. W. Su and J. B. Kuo, "SOI-Technology ST-SPICE: Analytical Device Models of Deep-Submicron Fully-Depleted SOI CMOS Devices for CAD of VLSI c