次世代封裝材料電路板／封裝材料與製程的新發展
對於未來計算、通訊、消費與生醫功能的合一的式(convergent)電子系統來說，目前已廣泛地接受必須要有新型的「封裝」技術才行。
不像過去只提供用來做為電晶體或元件內連線的打線(wiring)之封裝技術，新式的技術需要具有整合如射頻組件、數位、光學與感測元件的能力。這些新興的封裝技術，如系統構裝(SiP，system in package)和立體堆疊(3-D stacking)等可使用獨立(discrete)的主動和被動元件，藉由晶片或封裝堆疊來達成較高的封裝密度。由美國國科基金(NSE)提供基金的工程研究中心之一的喬治亞理工學院(Georgia Tech)的封裝研究中心(PRC)所首先開發的系統級封裝(SOP，system on package)1-4，是一種可想像成系統整合的摩爾定律(Moore’s Law)的概念性系統技術典範。系統級封裝可藉由作為微縮化(microminiaturized)與多功能封裝的薄膜(thin film)元件的整合，而達成完全的系統整合。
未來如同系統級封裝之類的整合式系統封裝，需要具有結合了最佳熱力學與電的封裝與電路板(board)材料。此文章介紹了在三個關鍵材料上的最新發展，也就是作為薄膜建構打線(build-up wiring)之用的高模數(modulus)封裝或電路板材料、可改善銲接點(joint)可靠度的低熱膨脹係數(CTE，coefficient of thermal expansion)封裝材料，以及作為高速、高密度與可靠性打線之用的超低損耗(ultra-low loss)與薄膜低應力介電質。
新興的封裝概念
系統級封裝、立體晶片與封裝堆疊及多晶片模組(MCM)等封裝整合的方式，均是業界已開發或正在開發中的技術，以作為系統單晶片(SOC，system on chip)的單晶片整合方式的代替方式(圖一)。系統單晶片因為整合複雜性，而面臨很長的設計時間、高晶圓製造成本與測試成本，以及混合訊號處理所需要幾十道光罩的程序與智財權(IP)問題等複雜性，而面臨了空前未有的挑戰。
SiP已被世界上多家半導體與封裝公司所推薦，而且主要包括了堆疊裸晶的封裝積體電路，以及在某些情況下會在單一封裝／模組中使用獨立的主動與被動元件，以整合多重的系統功能。雖然今日的SiP技術已解決了一些系統單晶片所面臨的挑戰，而且已經擴展到某些如微處理與記憶體等異質的功能上，但是SiP有二項主要的限制：它是一項封裝整合或次系統(sub-system)的技術，因此並不是一項完全的系統級技術，而且它會被互補金氧半導體(CMOS)所能展現的能力所限制。雖然CMOS比電晶體與某些其它的元件還來得好，但它對某些數位、光學與射頻(RF)元件來說並不是一個最佳化的平台。而這也就是系統級封裝所要整合積體電路與封裝(SOP)之間的綜效(synergy)：積體電路取代電晶體，而封裝則用來作為嵌入式(embedding)射頻、光學與特定數位元件的超薄膜(ultra-thin film)之用，以作為未來整合與微縮化的智慧型電子與生醫電子系統。
系統級封裝(SOP)的典範
在系統級封裝的概念中，封裝即是系統，而不是基材的電路板。相較於過去包含了裝置有幾百個用來執行計算(computing)或通訊工作之組件外殼的系統，系統級封裝概念則包含了計算、通訊、消費性功能與其它的系統功能，所有這些功能可以包含在一個不會比Pentium處理器封裝尺寸(35毫米)還大的小型系統封裝中。系統級封裝的概念可利用超薄膜元件的整合，而從一般系統板的50個組件／厘米到利用微米尺寸(microscale)技術的10000個組件／厘米，而且還可多到超過一百萬個組件／厘米的新式奈米尺寸(nanoscale)元件技術。系統級封裝可視為在系統上進行組件整合的摩爾定律，類似於電晶體整合的摩爾定律。
系統級封裝(SOP)解決了系統單晶片(SOC)的效能限制，包括延遲時間(latency)與整體延遲、射頻元件的整合，因此可提供一個能夠整合數位、射頻、光學與微機電(MEMS)元件的小型平台。系統級封裝的概念利用了最佳積體電路整合的系統單晶片，以及系統構裝、立體與多晶片模組技術的最佳封裝整合，加上系統板的元件整合，以達成一個最佳化的完整系統解決方案。系統級封裝的概念是想要將多個系統功能整合進一個小型、輕量化、外型薄、低成本、高效能的封裝系統中。這可以藉由對積體電路與封裝中的數位、光學、射頻與感測器功能的共同設計與製造來達成，最佳化的功能在積體電路層級上最適合用系統單晶片來達成，而在封裝層級中則最適合用系統構裝／立體封裝(SiP/3-D)來達成。圖二中顯示了一個建構整合了三種功能的系統級封裝的封裝型式。
一般系統級封裝的封裝尺寸大約是35×35mm，大約是四顆類比、數位與光學功能的IC大小。類似於從晶圓到積體電路的概念，系統級封裝的封裝將會在600×600毫米的基板上利用用在高密度有機封裝上的低成本製程來製造，然後做切割，這種製程會在尺寸與成本上具有相當程度的降低，並可提昇功能性、效能與可靠度。整合多種不同材料技術是多重功能系統級封裝技術的核心技術。圖三顯示使用在製造系統級封裝的封裝上的不同材料。這些材料包括了低熱膨脹係數、高模數的基板、具有超低損耗的高或低介電常數的介電質、超微細銅金屬化層、電阻與電感薄膜、聚合物的光學導波管(waveguides)，以及高效能的底部充填(underfill)材料。本文章選用了一個例子來探討三種重要的材料：用在多膜層薄膜建構打線且具有最小導孔(via)擷取銲墊(capture pads)的超高模數封裝電路板；具有接近矽晶的熱膨脹係數以改善銲接點可靠度的封裝／電路板材料；以及用在高速、高密度打線與高可靠度打線上的超低損耗介電質。
具有高模數的未來電路板
最新版的2003年ITRS5技術藍圖指出，封裝打線密度在2007年以前要能夠支援100到120微米間距(pitch)的面陣列覆晶(area array flip chip)的需求。一個面陣列I／O的100微米間距可以轉換成100微米的基板導孔銲接墊的間距。2007年以後的一般系統級封裝的打線需求，將會需要5到7層獨立的數位訊號層，與額外2到3層射頻層，以及另外2到3層的光學層，總共約10層左右。為了要能夠處理導孔尺寸為10微米且擷取銲接墊小於50微米的10或更多層薄膜層的迫切需求，則基板材料必須在300毫米尺寸以上的翹曲(warpage)量只能有幾微米。如同圖四中所示，要能夠達到導孔與銲接墊的對位誤差(misalignment)小於10微米的話，則需要控制300毫米以上的0.65毫米厚基板的翹曲量只能有5到10微米／吋。
圖五顯示了基板模數與後續成長10層5微米線寬／間隔打線及35微米的導孔銲接墊等製程所導致的翹曲量。根據熱力學模型，基板所需要的模數必須超過400 GPa才能達到可接受的翹曲量。理想的封裝／電路板材料不應該只具有薄膜製程能力的高模數，更要具有大面積與低成本的處理能力，以達成不昂貴且容易加工的特性。
目前封裝／電路板的材料，如玻纖環氧樹脂銅箔基板(FR-4)與BT樹脂(Bismaleimide Triazene)均不具有足夠的模數以支援系統級封裝所需的多層薄膜製程。高強度碳(pitch carbon)具有類似鑽石的硬度(stiffness)，而且高強度碳的環氧樹脂(epoxy)在加入超過60%體積百分比的強化材料(reinforcement)時的硬度可以達到200 GPa，然而加入較多填充料的複合材料將會變成較脆。金屬矩陣(matrix)複合材料具有很多吸引人的特性，例如易加工性與高熱傳導性，但是並無法符合硬度的需求。填充有碳纖布(cloth)強化材料的商業化鋁複合材料產品並不具有引人注目的硬度。像氮化鋁(AlN)與碳化矽(SiC)的陶瓷材料剛好具有足夠的硬度，及接近矽晶的熱膨脹係數，因此能在沒有底部充填材料下提供較好的可靠度。然而，它們無法以大面積的方式取得，而且需要昂貴的處理程序。
紐約Starfire System公司的一項製造製程專利已被證明能夠產生大面積且很薄，又具有所需的硬度及能與矽的熱膨脹係數相匹配的碳─矽─碳化物基的複合物電路板6。碳纖維與矽碳化物距陣形成的複合物面板，是利用商業化的碳纖維進行氈製(felts)以及液態的聚合態陶瓷先驅物(precursor)所形成。該聚合態先驅物是具有高度分支的聚碳矽氫化合物(polycarbosilane)，其會在焙燒(firing)到850℃的溫度下分解成非晶矽碳化物。這個陶瓷前聚合物可讓先進的陶瓷矩陣複合物的設計與製造能在低溫下利用可調整熱膨脹係數及模數的大面積板材來進行。
具有低熱膨脹係數的未來電路板
另外一個封裝基板的關鍵特性需求是銲接點的疲勞與覆晶的可靠度。目前用在200微米節距的面陣列的覆晶封裝解決方案是利用BT樹脂與具有18ppm/℃的熱膨脹係數之高玻璃轉換溫度(Tg)的FR-4基板(圖六)。矽晶片的熱膨脹係數大約是2到3ppm/℃，而且熱力學應力是從封裝內晶片、基板與建構材料間的熱膨脹係數不匹配所引發而來。這些熱力學應力會造成銲接點的失效、晶片龜裂、銲接凸塊的脫膜(delamination)以及建構層的龜裂，因而導致構裝的失效7。當晶片與封裝的互連線節距(pitch)降低到150微米時，業界已經轉移到熱膨脹係數為8到12ppm/℃範圍的多層板。對於未來20到100微米節距的互連線來說，銲接點的疲勞問題將會增加，而且不得不使用熱膨脹係數接近矽的3到5ppm/℃範圍的封裝基板／電路板材料。雖然底部充填材料可用來增強覆晶的可靠度，但它們也會對達成高元件密度、微細節距與高I/O密度造成一些瓶頸。熱膨脹係數匹配的基板具有符合覆晶可靠度需求而不須使用底部充填材料的潛力(圖七)。
低熱膨脹係數的電路板已被開發出來，並由一些業界與學校研究群評估是否可用來增加覆晶的可靠度。IBM的玻璃-陶瓷模組能被調整成擁有完全與矽匹配的熱膨脹係數，而且在沒有底部充填下能具有可靠度8。低熱膨脹係數有機多層板材料也已被開發出來，並具有如克維拉(Kevlar)人造纖維(芳香族聚醯胺，aramid)的先進充填物，其具有負的熱膨脹係數，因此可形成低的淨熱膨脹係數9,10。杜邦的不織布人造纖維(non-woven aramid)強化多層板系統具有可調整的共平面(in-plane)熱膨脹係數，其可降低半導體與多層板基板間的熱膨脹係數不匹配。因此可降低在熱循環(thermal cycling)時的銲接點應變，以及形成較高可靠度的封裝系統。而且這些材料也具有高度的雷射可穿孔性，主要是因為並沒有使用編織性玻璃纖維強化物。鎳鐵合金(invar)金屬核的低熱膨脹係數電路板也被