覆晶接合：可撓曲電路裝置 適用於生醫應用的設計
藉由思想來控制機器的能力，是人們長久以來的夢想；尤其是為了癱瘓的那些人。近年來，工藝的進步加速了人腦機器界面(BMI)的進展1。針對生醫的應用，在杜克大學的研究者，已經成功的利用神經探針開發出訊號處理的ASIC，和無線傳輸動力與資訊的電子電路系統2，3。再下一步，就是開發元件的封裝技術。然而，這些元件將如何相互聯接？
尺寸和可靠性對生醫用的植入物而言，是最重要的兩個要素。微電子業的兩個封裝技術(覆晶接合和可撓曲式載板)正好適用於這個應用。這篇文章將會對這兩個封裝技術作一些介紹。
覆晶接合技術已經發展30多年了。此一技術的優點是體積小、接線密度高，而且因為引腳短而電性得以改善4。在這個研究中，我們使用低成本的柱形金凸塊技術，而非其他類似應用中所採用的錫鉛凸塊技術5，6。覆晶接合技術的另一個優勢，是能夠將多個不同尺寸的晶片封裝在同一片載板上，構成多晶片模組。藉由這種封裝方式能免除又大又不可靠的連接器。此外，由聚亞醯胺(polyimide)做成的可撓曲式載板能夠彎曲和摺疊，可以充分利用空間做成體積小的元件7。但因為聚亞醯胺材料僅適用於低溫接合技術(製程溫度低於攝氏200度)，所以必須使用熱硬化黏膠，而非焊錫來提供機械性和電性的聯結。
為了發展適用於生醫應用的製程，我們設計並以聚亞醯胺為基材製造測試晶片。這些測試晶片在打上柱形金凸塊後，被用來驗證製程。我們分別測試了導電和絕緣的熱硬化黏膠，並在做過溫度循環測試後，測量接觸電阻以評量產品的可靠性。
接合技術
我們希望能夠使用柱形金凸塊技術和熱硬化黏膠，發展一個可靠的製程，將切割後的晶片接合在可撓曲式載板上。在這個研究中，我們測試了兩個接合的方法；第一個方法使用絕緣的熱硬化黏膠、第二個方法使用導電黏膠和絕緣的底部填充膠。
圖一是可撓曲式載板的一部分，上面的測試元件是設計來評估這兩種接合的方法。每一個測試元件都由測試電路載板和呆模晶片(dummychip)所組成。圖二中的呆模晶片展示一個交錯的相互聯結測試結構(daisychain)，此一結構適用於斷路與短路的測試。陣列腳位排列封裝的載板也被設計在同一片聚亞醯胺載板上，以便於未來用於測試神經訊號放大器晶片。
呆模晶片的製備：為了使這個軟性的呆模晶片能像矽晶片一樣硬，我們得在這個軟性的呆模晶片背部加上一個加強性構件。可是由載板製造商提供的加強性構件太軟了，所以我們用一小塊1毫米厚的顯微鏡用的載玻片取代製造商所提供的加強性構件。
柱形金凸塊：測試中所使用的呆模晶片和晶片的柱形金凸塊都是用手動金球銲線機*做出來的。機台的設定參數參照表一。
絕緣的熱硬化黏膠接合：在絕緣的熱硬化黏膠接合方法中，長了柱形金凸塊的晶片和載板用絕緣的熱硬化黏膠接合。晶片和載板的對準和接合是用覆晶接合機**。機台的設定參數和接合的壓力/溫度曲線分別參照表二和圖三。
接合的步驟如下：
1. 將長了柱形金凸塊的晶片和載板裝載到覆晶接合機。
2. 晶片和載板由覆晶接合機對準。
3. 將絕緣的熱硬化黏膠塗佈在載板上。
4. 依表二與圖三的條件將晶片與載板接合。
5. 黏膠在接合的壓力下被熱硬化，然後在釋壓前冷卻下來。
導電黏膠的接合技術
在導電黏膠的接合方法中，先將長好柱形金凸塊的晶片放入銀膠的薄層。再把這個沾了銀膠的晶片用絕緣的熱硬化黏膠與載板接合。晶片和載板的對準和接合也是使用覆晶接合機。機台的設定參數和接合的壓力/溫度曲線分別參照表三和圖四。
接合的步驟如下：
1. 將長了柱形金凸塊的晶片裝載到覆晶接合機。
2. 將載玻片放在放載板的吸盤上。
3. 將薄薄的一層導電銀膠在塗佈在載玻片上。注意: 將導電銀膠稀釋10%以達成較好的沾膠效果。
4. 用覆晶接合機將導電銀膠延展成30微米厚。
5. 將長了柱形金凸塊的晶片壓入30微米厚的導電銀膠層。
6. 取走載玻片，然後放入載板。
7. 在載板上塗佈絕緣的熱硬化黏膠。
8. 將晶片與載板對準，然後透過黏膠與載板接合。
9. 黏膠在接合的壓力被熱硬化，然後在釋壓前冷卻下來。
溫度循環測試：溫度循環測試經常被用來驗證接合點的可靠度。在溫度循環測試期間，每30秒就記錄一次溫度和呆模晶片上一對凸塊間的電阻。
溫度循環測試的溫度變化條件設定如下：
1. 保持在攝氏85度，10分鐘。
2. 以最快的速度降溫到攝氏零下10度 。
3. 保持在攝氏零下10度，10分鐘。
4. 以最快的速度升溫到攝氏85度。
5. 重複這個溫度變化週期 。
結果
將呆模晶片從聚亞醯胺基材上切割下來，黏合載玻片以加強軟性呆模晶片的結構強度，打上柱形金凸塊，然後以前述的兩種方法(絕緣的熱硬化黏膠接合技術、導電的熱硬化黏膠接合技術)將呆模晶片與可撓曲式載板接合起來。圖五是一個以載玻片加強結構強度的呆模晶片。由於這個做在聚亞醯胺基材上的呆模晶片是半透明的，我們能夠以目檢檢視接合的界面。柱形金凸塊看起來是很平均的被壓縮，這表示平面度控制得很好。對準的精確度控制在3微米之內。可以看到在黏膠層之內有一些空氣氣泡，但是，這些空氣氣泡看來並不會影響效能。
將這兩種樣品拿去做溫度循環測試。這兩種樣品在溫度循環測試後的電阻變化參照圖六所示。
經過40個小時的測試後，兩個樣品都保持良好的導通(沒有觀察到斷路)。兩個方法的平均電阻都小於基準電阻(<2毫歐姆)。使用絕緣的熱硬化黏膠接合技術的樣品之平均電阻為17毫歐姆，變異的範圍是5毫歐姆。使用導電的熱硬化黏膠接合技術的樣品之平均電阻為44毫歐姆，有著更大的變異範圍，13毫歐姆。
由這個初步測試的結果顯示絕緣的熱硬化黏膠接合技術更符合於我們的需求。我們用此一方法將功能正常的放大器ASIC晶片，接合在由聚亞醯胺軟板上切下來的可撓曲式陣列腳位排列封裝載板上。如圖七所示。
討論
使用柱形金凸塊和黏膠的接合技術有幾個優點。首先，這個方法適用於已切割的晶片。
實際上，使用軟性的呆模晶片作為測試元件，是一個發展接合技術的較廉價且實際的方法。而半透明的測試元件更是使用聚亞醯胺做為基材時所未預料到好處。由於測試元件是半透明的，我們可以輕易的使用光學微鏡來檢查接合的品質。
使用絕緣的熱硬化黏膠接合技術，製程步驟較為簡單，並且不需要清洗步驟與額外的底部填充膠。在導電黏膠的接合方法中有幾個步驟需要非常小心的控制，尤其是塗佈銀膠與沾膠。此外，為了機械強度的考量，需要增加塗底部填充膠的步驟。這兩個方法的共通缺點就是黏膠固化時間(10 分鐘)太長；就研究而言，這是可接受的。然而就量產而言，一種固化時間更短的黏膠是有必要的。
我們相信黏膠和底部填充膠被固化時，能將晶片和載板拉緊，因而強化了接合的品質。在溫度循環測試中，絕緣的熱硬化黏膠接合技術的平均電阻，符合我們的預期；這個結果也和其他單位的結果相當。
使用絕緣的熱硬化黏膠接合技術，在可撓曲式載板做覆晶接合所製備的元件與商業化生產的陶瓷陣列腳位排列封裝元件，在電性上的表現是一致的。此外， 此一技術還有體積小與能適用於不同形狀的優勢 。
結論
為了以覆晶封裝將神經訊號放大器的ASICS晶片接合上可撓曲式載板，我們開發並評估了兩種接合方法，並用製造於聚亞醯胺基材上的呆模晶片做製程的開發與測試。基於製程簡單與可靠性佳的考量，我們選用絕緣的熱硬化黏膠接合技術與柱形金凸塊技術。我們也用這個方法將神經訊號放大器的ASICS晶片接合上陣列腳位排列封裝載板。第一個試做就產出了一個 100% 功能良好的產品。SST-AP/Taiwan
致謝
感謝U.S. Defense Advanced Research Projects Agency N66001-02-8022對本工作的支持。
參考資料
1. J. P. Donoghue, "Connecting Cortex to Machines: Recent Advances in Brain Interfaces," Nature Neuroscience Supplement, Vol. 5, pp. 1085-1088, Nov. 2002.
2. I. Obeid, J. C. Morizio, K. A. Moxon, M. A. L. Nicolelis, and P. D.Wolf, "Two Multichannel Integrated Circuits for Neural Recording and Signal Processing" IEEE Trans. BioMed. Eng., Vol. 50, No. 2, pp. 255-258, Feb. 2003.
3. D. S. Won, I. Obeid, J. C. Morizio, M. A. L. Nicolelis, and P. D. Wolf, "A Multichannel CMOS Analog Front End IC for Neural Recordings," Proceedings of 2nd Joint EMBS-BMES Conference, pp. 270-271, 2002.
4. J. H. Lau, Flip Chip Technologies, ISBN: 0-07-0366908-8, McGraw-Hill, New York, NY, 1996.
5. R. Aschenbrenner, J. Gwiasda, J. Eldring, E. Zakel, and H. Reichl, "Gold Ball Bumps for Adhesive Flip Chip Assembly," VDI/VDE-IT, Adhesives in Electronics, Berlin, Nov. 2-4, 1994.
6. M. Mojarradi, D. Binkley, B. Blalock, R. Anderson, N. Ulshoefer, T. Johnson, and L. Del Castillo, "A Miniaturized Neuroprosthesis Suitable for Implantation Into the Brain," IEEE Trans. on Neural Syst. And Rehab. Eng., Vol. 11, No. 1, pp. 38-42, Mar. 2003.
7. J.-F. Zeberli, Ph. Clot, F. Ferrando, and J.-M. Chenuz, "Flip-Chip with Stud Bump and Non-Conductive Paste for CSP-3D," Proceeding of IMAPS 2001.
* Kulicke & Soffa's 4524AD.
** SUSS Microtec's FC150.
作者
Daniel N. Pascual 為資深應用工程師，聯絡方式：SUSS MicroTec， Waterbury Center， VT 05677。
Steve Callender 為研發工程師，聯絡方式：the Department of Biomedical Engineering， Duke University， Durham， NC 27708。