為使用MSA的32nm USJs尋找製程範圍
Susan Felch為美商飛索(Spansion)公司前段開發技術人員的主任成員，在與今年西岸半導體展(SEMICON WEST)一同舉行之由美國真空協會(American Vacuum Society，AVS)北加州分會，所贊助的西岸接面技術群組(West Coast Junction Technology Group)會議上，整理報告了她在應用材料(Applied Materials)公司所執行並與IMEC共同完成的研究。
Felch為會議的與會人員解釋說，當技術持續從90nm往65nm再到45nm時，超淺接面(USJs)的微縮(scaling)可以藉由利用共同佈植(co-implants)(例如氟與碳)來控制其擴散(diffusion)，並導入張力(strain)以提高其「開(on)」電流。然而，從45nm到32nm時，則必須使用極端的改變，例如新材料(HK+MG，高介電常數+金屬閘極)與低閥植電壓(Vt)製程，以控制擴散的量。同時她也指出：「當我們持續從32nm到22nm再到16nm時，則我們必須開始思考是否應改變元件的架構。而且其挑戰將會愈來愈嚴酷。」因此，精確地進行佈植再加上毫秒回火(millisecond annealing，MSA)這種不會產生擴散的回火技術，似乎會是USJ微縮上的解答。(在圖一中，John Borland的簡報整理了不同MSA的選擇)
圖一：做為32nm選項之一的毫秒回火技術(a)n型，以及(b)p型元件。(資料來源：IMEC，J.O.B. Technologies)
為了再次提醒與會人員關往USJs微縮的道路將會是多麼具有挑戰性，Felch提出甚至是修正過的2007年國際半導體技術藍圖(ITRS)有關於邏輯元件的Lg與Xj微縮的要求，已從先前不切實際的70Å改為90Å-100Å，且因為HK+MG解除了一些重擔而讓這要求有機會成為可能。她同時也指出：「這個新要求仍然是非常、非常的嚴酷」，再加上僅使用雷射回火(laser anneal-only)的方法，似乎可以符合所有32nm的要求。
Felch所簡報的資料展示了MSA與HK+MGs的相容性，並檢視了一些HK+MGs的選項：全金屬矽化物/後閘極(fully silicided/gate last)(FUSI，IMEC所提議的方法)、閘極取代(replacement gate)(RPT，由英特爾所提議)，以及金屬插入多晶矽(metal-insert polysilicon)(MIPS，為一種前閘極的方法)。以MIPS方法來說，所用材料必須能夠耐受回火時的熱預算，並且要能夠蝕刻新的閘極堆疊。而且，在使用雷射回火時，蝕刻必須完美地筆直且沒有足部(footing)殘留。而C. Ortolland在今年夏天的VLSI技術會議上所簡報的資料，顯示了摻雜物佈植與定位，在使用不具擴散性的回火技術時，對閘極的輪廓(profile)來說是很敏感的。Felch指出：「一個很好的筆直輪廓，將能夠提供很好的閥值電壓下降特性。」
使用雷射回火加上MIPS技術的另一項優點是，假如需要單一金屬時，則它可以結合一層覆蓋層(capping layer)。雷射回火因此也能夠讓二種金屬的功函數變成可以調整。從2007年的IEDM所展示的資料中，Felch觀察到在使用覆蓋層時(不管是pMOS或nMOS)，則閘極堆疊的閥值電壓，可以藉由不同的雷射功率與回火溫度來加以調整。而其它的資料則進一步展示了其它如何找出，能夠獲得與瞬間回火(spike anneal)(以此技術作為基準參考)同樣漏電流的佈植與雷射回火條件的方法，不過當深層Ge-PAI(鍺-預先非晶態佈植)將漏電流衰減達1000倍以上時，則在低漏電流與高活化程度之間必須做取捨(請參閱圖二與圖三)。
圖二：二極體漏電流。(資料來源：IMEC/C. Ortolland)
圖三：缺陷位置。(資料來源：IMEC/C. Ortolland)
MSA也必須與運用在邏輯元件上的應力提昇方法相容；因此，雷射回火也必須是相容的，但是Felch指出，增加回火溫度同時也會增加SiGe內的缺陷(defect)數量，因為其熔點溫度(含20%-40%的Ge濃度下，約為1200℃-1300℃)比矽的熔點(1410℃)還低得多。因此她指出，嘗試著在回火空間內找出能用稍高的溫度來獲得較佳的元件活化程度，與較低漏電流的製程範圍(process window)是必須的。關於雷射駐留時間(dwell times)所造成影響的資料顯示出在較低的Ge濃度下，雷射溫度可以較高—然而，運用較高的Ge濃度將會迫使MSA的溫度降低。Felch指出：「假如我們選擇較短的雷射回火駐留時間，則將可以讓MSA的回火溫度稍高一些。」
她過去所簡報的資料中，也表明了在運用雷射回火時，因為雷射光束拼接(stitching)時所造成的微片電阻(microsheet resistance)上的微小差異。然而，也發現雷射拼接對短通道元件所造成的衝擊，相較於其它造成分散的來源是小到可以加以忽略的。
對於32nm超淺接面來說，Felch主張僅使用毫秒回火(MSA)的需求，但同時也指出，不同的整合問題/相同性也必須加以處理。假如將使用內嵌式SiGe的話，則該製程將必須與HK+MG堆疊相容，而這對於溫度可以高到多高，以避免開始形成缺陷的情況就產生了一些限制。為了獲得所需要的活化程度並消除缺陷(對低漏電流來說)，則會需要較高的溫度。在中等溫度範圍的製程中，如何將多晶矽空乏區(depletion)最小化，並得到高介電常數(high-k)介電層與覆蓋層之間很好的混合就變得很重要了。她指出：「因此對於不同客戶的整合方法與元件結構來看，我們將必須找出一個能夠得到所有這些益處，並與MSA相容的合適製程範圍。」
在22nm及以下的技術節點上，當傳統的平面基材(planar bulk)CMOS元件已逐漸失去氣勢時，Felch指出，業界可能必須要轉往某些多重閘極的結構，例如鰭狀場效電晶體(FinFET)。她說：「我們因此將能夠在這些型式的元件上，獲得閘極對通道電流的較佳控制、較低的關狀態(off-state)漏電流、對於短通道效應(SCE)較好的免疫力，以及較高的移動速率。」她同時也強調，但是從接面的觀點來看，仍然存在著一些非常嚴酷的挑戰。舉一個挑戰來看，該薄鰭狀結構會傾向於變成完全非晶化(amorphized)；而問題就會變成，它們該如何重新長回具有良好結晶的特性？
|