雜誌搜尋      

Alchimer的TSV技術可降低50%總持有成本

 作者:Steve Lerner/Alchimer執行長  日期:2008/11/11   來源:半導體科技    

以合乎經濟效益的方法建構直通矽穿孔(TSV)的能力,是採用3D IC封裝技術之關鍵,其中,半導體晶粒(die)係以垂直堆疊的方式以大幅縮小接腳站位。3D IC封裝技術保證可降低尺寸、成本及功耗,同時增加功能及效能;然而,氣相蒸鍍(vapour depositon)製程的限制,一直阻礙此領域的進展。Alchimer科技目前已超越PVD的性能,並可減少TSV金屬粉末噴塗總持有成本達50%。

TSV為晶粒間的電氣連結,構建TSV的一般方法包含穿過晶粒,蝕刻出一細長孔(一個貫孔-via),並填滿紅銅。在此製程中包含許多步驟;蝕刻貫孔的技術包括雷射鑽孔,深層反應離子蝕刻(DRIE)及深層貫孔使用的「Bosch」深層反應離子蝕刻。再以電鍍方式將貫孔填滿紅銅,此為長久所知的製程,亦即是將電流通過浸泡在含銅離子之電浴槽內的基板。然而,在蝕刻與填入紅銅的步驟間,為確保已充填貫孔的功能可正確運作,必須沈積三層材質。第一層為隔離層,用來將晶粒中的矽本體與TSV中的銅以電氣分離。第二層為障壁層(barrier layer),防止銅擴散到矽中。這兩個層體皆為元件可正確運作的基本要素。在這些層體之上是一銅薄層稱為「銅晶種層」(copper seed layer),其是否連續對後續的電鍍製程相當重要,若不連續,則在填充銅中將會生成空隙,破壞貫孔。

目前這三層層體的沈積工作皆利用乾式蒸鍍製程,例如PVD及CVD。這兩種蒸鍍製程皆可產生TSV,並輕易到達3:1的深寬比(AR, aspect ratio)。但請注意ITRS及Sematech發展藍圖中,直接要求10:1的深寬比。因此,實際而言,這些製程在TSV技術發展中已造成瓶頸,因為PVD是一種視線(Line-of-sight)製程,因此完全不適用於有垂直側璧的TSV沈積材質,且在Bosch蝕刻所產生的「扇形」(scalloped)側璧上,產生連續層體將不太可能,例如含重複濺鍍的離子化PVD技術,一直用來使製程步驟獲致更大的有效範圍,但其費用極為高昂,且會將貫孔金屬粉末噴塗的成本推升到超越可接受的限度。此為乾式製程技術及經濟效益的限制,亦因此阻礙了3D IC封裝技術的採用。

圖一:在高深寬比之TSV上,經電子接枝的共形銅晶種層。


圖二:使用Alchimer eG ViaCoat製程沈積,經電子接枝在扇形TSV側璧上的共形銅層。

致能技術
Alchimer已發展一項稱為「電子接枝」(electrografting)的技術,使用特定的液狀化學前體(liquid chemical precursor)以電化學方式用小量電流(一般1到10μA/cm2已足夠在整個基板上均勻控制製程),在可導電或半導電基板面上佈植共形的奈米薄膜。電子接枝技術讓共形層體能不受結構物的方位或深寬比影響,而沈積在結構物上,並可在晶圓尺度上具有優越的均質性,且在基板上有高度黏著性。圖一顯示深寬比超過10:1、經共形電子接枝處理的銅晶種層TSV。經電子接枝處理的材質厚度,可控制奈米尺度介於5到500nm之間。電子接枝技術屬於濕式製程,亦即是說,相較於PVD、CVD及ALD所使用的乾式技術,電子接枝技術所使用的是濕式化學物質。

在直通矽晶穿孔技術的應用上,電子接枝技術可用以產生既均質又可完全共形的銅晶種層,甚至在Bosch製程中亦可產生許多扇形側璧的TSV。圖二顯示由Alchimer eG ViaCoat製程所獲得的層體,此製程特別將銅晶種層電子接枝,納入高密度及高深寬比的TSV中設計。使用本技術能在TSV上佈植深寬比為10:1或更高的共形銅晶種層,讓eG ViaCoat技術成為3D IC封裝上之致能技術。

電子接枝及eG ViaCoat技術的另一個重要特色,是此技術在工業標準之電鍍設備上可輕易建置。晶圓製造廠可藉由重複利用現有工具,以避免投資購買昂貴的新設備。eG ViaCoat技術經過高階及舊有系統測試,且每次測試皆呈現重複的結果。本技術可與商用障壁材質及標準CMP相容。eG ViaCoat技術現在已獲商用許可,並能替高深寬比之TSV降低銅晶種層沈積技術的持有成本高達75%。

擴充至所有三層層體
Alchimer最近宣佈已將其濕式沈積技術應用到高深寬比TSV內的隔離層及障壁層沈積上。隔離層是利用電子接枝技術作沈積,此為同樣能增強eG ViaCoat的技術。電子接枝需要可導電或半導電基板,因此必須用到些微不同的方法將障璧層鍍在隔離層上。此製程稱為「化學性接枝」(chemical grafting),雖然使用到與電子接枝類似的機制,但不需要外加電流。障壁材質使用是專屬的金屬合金。Alchimer將包含電子接枝隔離層、化學接枝障璧層及電子接枝晶種等製程流程,稱為「AquiVia」(見圖三及圖四)。

圖三:完整包含濕式製程,並可大幅降低操作成本的Alchimer AquiVia製程流程。

圖四:使用AquiVia塗裝隔離、障壁及晶種層之高密度貫孔。

使用三種濕式製程而不採用隔離用的CVD以及障璧層及晶種層用的PVD技術,其涵義是相當顯著。首先,在三種製程加上電鍍銅填充,皆可藉由相同的工具執行。Alchimer預估其大部分的客戶將會替TSV裝設一條獨立的生產線,而且電子接枝技術將可減少購置昂貴設備的需求-因電鍍工具的成本低於PVD/CVD相對工具成本的一半。其次,除去PVD及CVD,可騰出這些工具的容量,因不再需要TSV金屬粉末噴塗工具。第三,隔離層、障壁層、晶種及填充製程的總持有成本相較於PVD/CVD可降低50%。

目前在300mm晶圓上生產TSV的成本接近400美元,此價錢對基本上僅提供互相連接功能的製程步驟而言太過昂貴,其主要花費在銲線、貫孔填充及晶圓薄化。業界已將此項技術的成本目標訂為美金200元,因此其需要如Alchimer之創新技術以將總持有成本降低50%,並將TSV技術提高到具產業競爭力的範疇。

Alchimer根據裝備、設施、操作及消耗品等成本、產能及利用率,計算每月運作的每個50k晶圓的總持有成本(見圖五)。假設每個電鍍工具需要八節電池,且每個乾燥真空製程需要兩個沈積室。根據此模型,在最少使用現有技術生產的情況下,深寬比10:1貫孔的持有成本為每個晶圓89美元。最關鍵的步驟在於障壁層/晶種沈積,因此假設可使用高效能的iPVD工具,任何效能較差的工具將會增加消耗品的成本,並降低產能。

Alchimer的AquiVia製程流程可透過兩種方式實施;一是利用電流鍍具作隔離、障璧及晶種等層的沈積,而其他作為貫孔填充,而另一個方式是視貫孔容量與產線平衡度,使用大型叢集式機台(cluster tool)。根據分開工具組態及與前述電流基準製程相同的假設,AquiVia生產之TSV的持有成本為一個晶圓43美元,這四個步驟的成本可降低50%以上。
圖五:Alchimer已根據裝備、設施、操作及消耗品等成本、產能及利用率,計算每月運作的每個50k晶圓的總持有成本。本分析結果顯示AquiVia相較於傳統TSV金屬粉末噴塗方法之情形。

值得注意的是這持有成本中的50%縮減,可能是保守估計。電子接枝技術本身即可在所有表面上製造均質塗層,因此製程步驟的效能範圍相當優良。傳統使用PVD/CVD的製程也許必須在上表面上沈積近1000nm,以確保TSV側璧上能有100nm的塗層,這個負擔相當龐大。相較高於40%步驟效能涵蓋的Alchimer製程,在製程工程密集CMP步驟及後CMP清洗步驟中,僅需要投入更少量的資源,且僅需去除少部分的材料。

應用領域
Alchimer過去主要聚焦於高密度及高深寬比的TSV,但逐漸瞭解AquiVia可將成本及效能上的效益賦予其他型式的TSV。舉例而言,在CMOS影像感測器及MEMS此類需要極低深寬比的分布區塊中,AquiVia仍具備成本上的優勢。製造此類產品的公司不再需要配備最新型的工具,因為利用標準電鍍設備即能進行金屬粉末噴塗及填充的觀念相當誘人。

Alchimer的科技完整包含濕式製程,因此相較於現今使用的乾式蒸鍍製程,本製程呈現出TSV之金屬粉末噴塗上完全不同的方法。正是這些差異性足以大幅降低總持有成本,並可提升效能。Alchimer電子接枝的基礎科技包含eG ViaCoat技術及AquiVia,兩者皆藉由解決業界TSV之相關問題,使3D IC封裝技術受到更廣泛的採用。SST-AP/Taiwan
上一則      下一則