在高深寬比結構下的量化ALD技術
Vladislav Vasilyev, Sung-Hoon Chung, Yong Won Song, Korea Polytechnic University, South Korea
化學氣相沈積(CVD)已成為積體電路上薄膜沈積之必要技術。通常，複雜的沈積製程是運用多途徑和多步驟反應組合，包括對產生質量-傳輸製程、中間氣相形成、表面反應、吸附和脫附製程等參數說明。當CVD製程實現在所有製程限制於表面反應的條件下，即能達成最佳薄膜厚度均勻度和品質。
由於ALD(原子級沈積)製程化學吸附為基礎的表面限制反應為主導機制，因此近來已盛行於半導體應用上。ALD製程不是依靠質量-傳輸現象，且提供本質上的單層沈積和於高深寬比(AR)間隙提供100%階梯覆蓋。最近發表之資料證實ALD沈積薄膜於窄且深的間隙之上、中、下位置皆得到很好的階梯覆蓋[1]。
然而，業界累積之CVD經驗告訴我們，任何薄膜沈積技術應用於平坦的表面(毯覆式沈積)似乎是完美的，但於梯狀的元件結構顯露出某些問題和限制。沈積在陡峭形貌的問題能視為特殊各別的參數如:薄膜貼覆性、縫口、空洞現象、填隙、步階高度(H)、間隙(G)、深寬比(AR = H/G)等。
傳統上，為鑑別某一沈積技術的能力是否適用於步階狀積體電路結構，常用已定義間隙尺寸和深寬比值之測試結構，以檢驗步階覆蓋或填隙效能。然而，額外的因素包括間隙形狀和側壁斜率必須被考量於適當的製程能力量化。且由於深寬比隨國際半導體科技藍圖進展持續增加[2,3]，它是合理的考量，ALD 可能不是於極窄深間隙應用之優先考量。我們已展示於窄間隙定量ALD製程和薄膜成長之方法。
原子級沈積(ALD)關聯於化學氣相沈積(CVD)
ALD能被視為某一種極端的CVD製程。於CVD和ALD間之裝置、前驅物、或一般的沈積方法並無太多不同。ALD刻意地使用連續不斷的短脈衝前驅物注入，引入到反應室，且基底通常是加熱到比傳統CVD製程低之低溫。
為了在其他已知CVD方法中間去定義ALD製程，我們能引用先前已定義的參數「沈積速率係數」(K(r)eff) [4-6]，即沈積厚度除以時間(cm/sec)。這實驗獲得和簡化的反應參數說明所有CVD反應研究是主要基於有關薄膜反應成分，因為其他通常是過量使用。對於大部分CVD方法如TEOS-基底和silane-基底常壓APCVD、次常壓SACVD、低壓LPCVD、電漿增強PECVD和高密度電漿HDP-CVD，比較「沈積速率」，即依反應室設計和製程條件決定，沈積速率係數K(r)eff值是有關聯於步階覆蓋值(圖一)[5]，和二氧化矽、氧化物、複晶矽化物、氮化物等薄膜一樣。
基於一般ALD製程條件，我們預估K(r)eff範圍大約於0.01-0.05 cm/sec。這比起CVD 製程是相當低的範圍。運用這ALD 低K(r)eff範圍和100%薄膜貼覆性，ALD必然地成為有計劃性的CVD製程(圖一)。
這表格概括極低和高K(r)eff之沈積參數，它清楚地顯示低K(r)eff ALD一些缺點，包括低反應效率(只有少數前驅物被使用)和接連地昂貴前驅物的浪費[7]。
表：Parameters in extreme cases of low and high K(r)eff
Low K(r)eff CVD and ALD High K(r)eff CVD and PECVD
Slow chemical processes Fast chemical processes
Low efficiency of precursor usage High efficiency of precursor usage
Sensitive to the surface status No sensitivity to the surface status
Excellent thickness uniformity Thickness uniformity issues
Intensive film growth on the wafer backside No film growth on the wafer backside
Excellent step coverage Poor step coverage
Good gap-fill Bad gap-fill
對應結構複雜度之間隙沈積
有系統的研究CVD技術沈積金屬前介電膜的無空隙間隙填補能力[8,9]，包括一些掃瞄式電子顯微鏡(SEM)橫斷面分析，以觀察垂直的、傾斜的和再進入的側壁間隙內空洞情形。以垂直的形狀定義結構複雜度(SC)參數，如深寬比的比率到間隙尺寸(1/um)給與沈積反應內無空洞薄膜步階覆蓋的相關性。
因此，借由SEM技術分析積體電路結構內空洞出現狀況，能輕易地定義結構上關鍵的SC 值，且成功地運用某種CVD技術或製程達成填洞效果(圖二)。二氧化矽TEOS-基底 LPCVD 製程和無摻雜TEOS-臭氧基底二氧化矽APCVD和SACVD製程之SC參數大約為10。典型的二氧化矽HDP-CVD製程之SC參數約為20。
製程能力的擴張能以較大的SC係數表達。例如，增加等向的蝕刻前驅物如鹵素至HDP-CVD[10]可減少射頻偏壓濺鍍沈積薄膜之垂直相不均勻性。最新的報告[11,12]描述HDP-CVD的修改以改善填洞能力。於90奈米間隙和深寬比~6之STI深溝槽以HDP-CVD填洞，借由使用NF3氣體於低製程壓力條件下[13]加到silane-oxygen混合物，以達到大約40和 66的SC參數(圖二)。
圖二資料顯示某AR和SC起始值，數值會隨間隙尺寸的減小而急速增加。間隙尺寸的縮小和非貼覆薄膜沈積會造成空洞現象。
於窄間隙之ALD薄膜
這特性化方法能幫助發展高深寬比間隙的原子級沈積。使用幾組不同深度和間隙尺寸之垂直間隙元件結構以評估SC值。
ALD其中一種應用是相對的薄膜成長，即只覆蓋間隙側璧和底部。步階覆蓋之計算能以使用標準SEM橫斷面所定之間隙面積來測量(圖四)。一CVD釕薄膜[14]顯示，步階覆蓋隨SC的增加而減小，然而ALD釕薄膜在最佳化製程條件卻提供貼覆之步階覆蓋。從50到100結構複雜度已100%被WN, ZrO2,和 HfO2薄膜所覆蓋[16]。
由於間隙內最上層薄膜邊界是困難發現，深溝槽內步階覆蓋之分析是相當複雜的。我們於步階覆蓋分析後提出第二種技術:刻意的空洞現象以量化填洞能力。於一側壁之缺口，空洞現像是發生於非貼覆薄膜沈積成長後。因為於100%步階覆蓋之薄膜沈積，空洞現象不應該出現，所以間隙內的空洞出現即明顯證明步階覆蓋非貼覆。假設已使用最佳化實驗條件於貼覆薄膜，即能簡化嘗試以完全地填入幾組不同深度和間隙尺寸之垂直孔洞。接著準備例行SEM橫斷面試片，此分析包括額外的「修飾」蝕刻步驟以突顯薄膜邊界，進而能更精確地測量間隙尺寸、間隙深度和SC。用此方法能量化已知結構的薄膜貼覆(圖四)。這第二分析方法可能出現輕微地人為的，但它卻提供有用的資訊且能用於步階覆蓋之複檢。
總結
實驗步驟能以於ALD製程和機台特性選擇適合的結構而簡化。此二量化的步階覆蓋和刻意的空洞能決定於貼覆薄膜沈積ALD製程能力。此二方法亦能幫助完全地對單一和批次式ALD機台做比較，且評估不同ALD技術的能力。
ALD技術特性化不只依賴已知間隙尺寸而且依賴SC值。有些微寬間隙之較深結構且具有相同的SC值，大概能滿足先進製程特性的適當選擇。
圖一：使用步階覆蓋vs.沈積速率係數之對數比率，標示ALD於其他沈積技術之位置。
圖二：2005國際半導體科技藍圖和一些已知填洞CVD製程方法之結構複雜度值。