用於修復低介電係數材料的碳修補矽烷化製程
A. Bhanap, B. Korolev, Honeywell International Inc., Sunnyvale, CA, United States
S. Nitta, S. Purushothaman, IBM T.J. Watson Research Center, Yorktown Heights, NY, United States
G. Bonilla, IBM Systems and Technology Group, Hopewell Junction, NY, United States
E. T. Ryan, AMD and ASTA Alliance, Hopewell Junction, NY, United States
有機矽酸鹽類的低介電係數材料廣泛使用在後段(BEOL)小於90奈米邏輯元件的內連線製程中，主要是用來減少阻容遲滯(RC delays)。要想在45奈米或之上的元件內連線中進一步降低阻容遲滯就必須使用超低介電係數材料(ultra low-k)，最具代表性的就是多孔有機矽酸鹽介電材料。當這一類材料中的碳含量與孔隙度增加，介電係數會降低，同時也會變得脆弱，蝕刻/去光阻的電漿製程、曝顯濕式化學製程、甚或濕式清洗化學製程都會損及材料。受損的原因是薄膜中的碳含量耗盡，進一步造成薄膜介電性質的劣化，同時也產生其他問題，例如低的抗濕蝕刻能力使臨界尺寸(CD)損失，阻障層不完整，而膜層的水氣吸收更會造成可靠度失效。
嘗試解決電漿造成的破壞的方法有改善低介電係數材料的抗電漿能力與採用能降低損傷的內連線結構[1]，減少蝕刻、去光阻或其他製程所造成的劣化[2,3]，與利用後製程處理來修補低介電係數材料[4-8]。實用上可採用其中一種方式或多種並行來克服電漿對多孔材質的有機矽酸鹽材料。利用碳修補來修復這些損傷極可能地能夠增大其他步驟的製程窗口。
以矽烷化反應來進行低介電係數材料的碳修補是一種可行的方法。矽烷化的反應物結構有兩種不同的官能基接於矽原子上：一為有機取代基，另一則為可水解的取代基。經由含水介質中的中間水解反應或在缺乏水氣環境下與薄膜中的SiOH鍵直接反應均可以讓此一反應得以進行。Nitta等人[6]對於矽烷化反應物的特點進行了有系統的探討。他們指出雙官能基的矽烷化反應物(具有兩個可水解的取代基)是最有效的碳修補試劑。單官能基的矽烷化反應物，例如HMDS(hexamethyldisilazane)和TMCS(trimethylchlorosilane)，這些早期研究的焦點反應物並無法有效地去除薄膜中的SiOH基團。三官能基的矽烷化反應物則傾向進行自身聚合反應，形成寡聚物(oligomer)，這些寡聚物會在薄膜中誘發缺陷的形成。雙官能基的矽烷化反應物雖然也會形成寡聚物，但比起三官能基矽烷化反應物會較少。大部分矽烷化反應在受損薄膜表面覆上矽烷化試劑後需要一定的熱處理來去除SiOH鍵結。
有效地與可製造性的矽烷化關鍵準則計有：高層次的介電係數和碳修補、不會增加殘滓或缺陷、低熱預算、高生產率。我們評估了Honeywell所開發，叫做Toughening Agent(TA)的材料，用於介電材料修補。先前已有數篇文獻[1,7,8]報導了混合式金屬雙嵌製程中使用了TA。TA是被設計為能夠以低熱預算達到高水準的修補效用，同時藉由自聚合作用可避免非揮發性殘滓的生成。使用時TA可為液態或汽態，而使用的製程設備的一般標準設備如旋塗機、濕式清洗設備與真空製程設備等。本文報導了利用旋塗和加熱板烘烤設備評估TA的結果。
低介電係數薄膜的特性檢測
TA的前期評估於Honeywell進行，使用旋塗和CVD方式製得的多孔低介電係數薄膜。首先觀察Nanoglass，一種以旋塗方式製作的多孔低介電係數薄膜(熱固化＠425℃，1hr後k=2.2)，在經過電漿破壞、矽烷化後的FTIR圖譜。為了模擬電漿的破壞，下述的條件用於平面鍍膜上：在TEL DRM-85 (C4F8/CO/Ar/N2，40mT，1000W)進行蝕刻，然後在同一設備中進行去光阻(O2，45mT，400W)。
矽烷化反應物是採用HMDS或TA，以旋塗方式將矽烷化試劑鍍在晶圓上，然後經過加熱板烘烤(125℃、200℃、350℃、1 min each)。與固化後的薄膜比較起來，在蝕刻與去光阻製程中的膜損會導致CH和Si-CH3鍵結的減少，SiOH則增加(表一)。兩類的矽烷化反應的處理均可以增加碳含量，並降低SiOH含量；然而，TA的效果較為顯著且可以去除水氣。介電係數的降低上，TA處理是較HMDS來的佳(表二)。
重要的是要能夠在「以低熱預算獲得高水準碳補償」與「避免過多寡聚物形成反而造成殘滓和缺陷」兩者之間加以取捨。對於非最佳化的矽烷化試劑，空白矽晶圓上的缺陷密度隨著矽烷化試劑濃度增加而急遽上升，這是由於晶圓表面殘滓的形成之故。反之，經過最佳化其化學特性的TA，無論使用的濃度為何均可避免此種殘滓的形成， 並且不會增加任何的缺陷。
圖一所示為以TA處理時，烘烤條件對於所處理薄膜介電係數的影響。就總烘烤時間為1分鐘(考量高生產率)而言，當溫度由150℃增加至225℃時，介電係數有大幅的降低。在超過225℃後，進一步增加溫度還是會降低介電係數，但是下降速率較小。此外，再一固定溫度下(200℃)，增加烘烤時間會得到較小的介電係數。相對低溫(350℃)與短的烘烤時間(小於5min)即可幾乎使介電係數完全恢復。
圖二是三個不同試片SIMS的飛行時間(Time-of-Flight SIMS，TOF-SIMS)，用來說明以TA進行矽烷化反應的有效程度。第一個試片是未經任何處理的k=2.1 Nanoglass薄膜；第二個則是經過氧化電漿製程的Nanoglass薄膜；最後一個試片與第二個類似，但隨後已TA處理。所有處理與薄膜製備於IBM進行。
從圖二b中可以看出在經過氧化電漿製程後，有機矽酸鹽薄膜膜層縱深僅殘餘非常少量的碳(C)。圖二c表示了矽烷化製程成功地在膜層縱深方向增加了碳含量，這代表了矽烷化反應物有效地滲入受損區域深處，取代SiOH。另外也可觀察到表面和次表面區域是碳消耗最多區域，同時也是碳補償最少的區域。我們假設這是因為表面和次表面形成一層緻密化類膚層。然而，有趣的是此區域的形成並不會影響TA滲透到受損的區域。
修補內連線結構
圖三是金屬單嵌導線截面SEM圖。此類結構在嵌入導線製作完後立即進行濕蝕刻(圖三a)。在這個實驗中，圖三b所示的內連線結構在蝕刻之後、濕蝕刻之前以矽烷化反應修補。由這兩個結構的尺寸比較可看出經過矽烷化反應修補的結構剖面較為平直，臨界尺寸也較未處理的結構小(表三)。這明白的揭示了經過矽烷化反應修補後的內連線的疏水性增加，較能抵抗後續的濕蝕刻，故有較佳的臨界尺寸控制。
圖四顯示矽烷化反應可降低金屬雙嵌結構中的層內電容，使用的材料為高度多孔材質的有機矽酸鹽薄膜(k=2.3)，採引洞先做的流程(via-first scheme)，製作地點在IBM。漏電流也有類似的趨勢。
結論
利用碳修補來修復受損的低介電係數薄膜是一有效且可大量生產製造的方法，可以回復用於後段內連線製程中多孔有機矽酸鹽薄膜的疏水特性。經由適當的挑選矽烷化反應物和最佳化其組成及製程條件後，即有可能地可以近乎完全恢復高度多孔介電材料的介電係數，且不會增加缺陷。碳修補的其他的好處還有濕蝕刻時臨界尺寸較易控制，以多孔有機矽酸鹽為內連線時漏電流與電容的改善等。
誌謝
感謝Honeywell公司Electronic Materials business部門的R. Leung, T. Nguyen, 與Y. Negga提供之成果與討論。Toughening Agent與Nanoglass為Honeywell公司之註冊商標。
參考文獻
1. N. Nakamura et al., Proc. of IEEE IITC 2004, p. 228, 2004.
2. I. Berry et al., Proc. Electrochemical Society, 22, p. 202, 2002.
3. V. Arnal et al., Proc. of IEEE IITC 2004, p. 202, 2004.
4. Y.S. Mor, et al., Journal of Vacuum Science & Technology, B, 2 (4), p. 1334 2002.
5. P.G. Clark, et al., Semiconductor International, 26 (9), p. 46, 2003.
6. S.V. Nitta, et al., Proc. of Advanced Metallization Conference 2005, p. 325, 2005.
7. A. Bhanap et al., Proc. of Advanced Metallization Conference 2004, p. 519, 2004.
8. N. Nakamura et al., Proc. of Advanced Metallization Conference 2005, p. 707, 2005.
作者
Anil Bhanap是計畫經理，任職於Honeywell Electronic Materials, Dielectrics R&D, 1349 Moffett Park Drive, Sunnyvale, CA 94089；電話：408/962-2090；電子郵件信箱：anil.bhanap@honeywell.com。
Boris Korolev是資深科學家，任職於Honeywell Electronic Materials，於1995加入Honeywell。
Satya Nitta是研究員，任職於IBM IBM T.J. Watson Laboratory, Yorktown Heights, NY.，為Advanced Interconnect Technology團隊成員之一。
Griselda Bonilla是顧問工程師，任職於IBM，為BEOL Technology Strategy團隊成員之一。
Sampath Purushothaman任職於IBM T.J. Watson Laboratory, Yorktown Heights, NY.，負責管理Advanced Interconnect Technology團隊。
E. Todd Ryan任職於Advanced Micro Devices, Sunnyvale, CA.，是技術團隊的資深成員。
圖一：以TA來回復電漿處理後受損的多孔有機矽酸鹽低介電薄膜之介電係數時，烘烤條件(溫度與時間)對介電係數變化的影響。
圖二：多孔有機矽酸鹽薄膜的TOF-SIMS圖譜。(a)未經任何處理之薄膜(b)經過氧電漿破壞之薄膜(c)氧電漿破壞後之薄膜再經過矽烷化反應修補可發現碳含量已經回復原有水準。