無電鍍鎳金在凸塊構裝技術應用上之製程控制與成本考量
許明哲、詹印豐、顏錫鴻/弘塑科技
近幾年來，許多電子元件之構裝都採用覆晶(Flip Chip)和晶圓級晶片尺寸構裝(Wafer Level Chip Scale Packaging，WLCSP)技術，所以對於錫鉛凸塊(Solder Bump)之需求急速增加，其中位於凸塊底下之金屬層(Under Bump Metallurgy，UBM)，一般皆使用真空濺鍍(Sputtering)或電鍍(Electroplating)技術來沉積生長。然而隨著凸塊市場(Bumping Market)之持續成長，成本壓力促使業界開始尋求其他替代性之薄膜技術。其中，使用無電鍍(化學電鍍)鎳金(Electroless Nickel/Gold，E-Ni/Au)製程來生長較厚的UBM層，則是熟知的技術。由於此項技術不需要使用高真空(High Vacuum)或微影(Photolithography)等昂貴設備，所以在成本考量上是一項非常可行的替代性技術。然而，在實施大量生產上，如果未注意到製程控制和製程相互間之影響，則往往會遇到一些產品生產上之阻礙。本文將針對無電鍍鎳金(E-Ni/Au)在凸塊應用上所面臨問題，以及製程參數之控制作一番探討；而對於想投入此項產業者所應考慮到之成本因素，在最後結論部份將有詳細分析。
無電鍍鎳金之應用介紹
所有半導體元件在進行覆晶(Flip Chip)或晶圓級晶片尺寸構裝(Wafer Level Chip Scale Packaging，WLCSP)互相連接時，都需要有凸塊底下之金屬層(UBM)當作凸塊與鋁墊之間的銲接表面(Solderable Surface)和擴散阻障層(Diffusion Barrier Layer)。目前使用濺鍍(Sputtering) AlNiVCu和電鍍銅(Electroplating Copper)作UBM層，已佔全球半導体凸塊製程之90%，雖然這些技術已行之多年且成效良好，但其成本仍居高不下，促使業界面臨轉移到其他低成本的替代方案。
近幾年來，許多研究機構和公司，正陸續進行評估無電鍍鎳金製程(Electroless Nickel/Gold)來沉積UBM，以取代濺鍍和電鍍製程。因其具有以下之優勢：(1)低成本(使用一系列之濕式製程設備)；(2)高產能(＞50 WPH(Wafers per hour))，使用批次製程(25 Wafers/Cassette)；(3)具有高可靠度(High Reliability)，可產生附著力強且厚的鎳阻障層(Nickel Barrier)。然而初期使用無電鍍鎳金沉積薄膜於矽晶圓表面之鋁墊上時，常常遭遇到各種難以接受之技術問題。隨著時間演進，目前許多無電鍍鎳金之問題已逐項被確認及提出解決對策，無電鍍鎳金製程巳正式應用於台灣半導體業界，如圖一所示，為弘塑科技應用於200mm Wafer無電鍍鎳金之自動化生產機台。
在多年前，無電鍍鎳金沉積UBM於鋁基半導體表面之製程，在國外已經是標準化製程。眾所皆知的「二次鋅活化製程」(Double Zincation Process)最初是由Fraunhofer Institute IZM所發展出來[1]，並廣為工業畀所採用，圖二為典型無電鍍鎳金技術沉積UBM層之製程流程圖，其基本步驟如下：
1. 鋁清洗(Al Clean)。
2. 鋁蝕刻(Al Etch)。
3. 鋅活化-I (Zincation-I)。
4. 鋅剝除(Zinc Strip)。
5. 鋅活化-II (Zincation-II)。
6. 無電鍍鎳(Electroless Nickel)。
7. 無電鍍金(Electroless Gold)。
雖然這IZM所擁有的無電鍍鎳製程，有其特定製程參數和化學品，但是如果此製程應用在不相容之元件、或者在實際執行時缺乏嚴格控制，常常導致不良品產生。以下段落，將針對無電鍍鎳金製程常發生之問題作深入探討，並提出防範對策。
無電鍍鎳金製程問題探討[2,3,4,5] 鋁墊之合金成份
半導體元件所使用之鋁墊有許多不同成份，最常見的四種鋁合金如下所示：
1. 純鋁(Al：100%)。
2. 鋁矽合金(Si：0.5~1%)。
3. 鋁銅合金(Cu：0.5~2%)。
4. 鋁矽銅合金。
無電鍍鎳之反應機制，包含一系列在鋁表面所發生之伽凡尼(Galvanic Reaction)反應。當摻雜一些微量合金成份於鋁中時，則會在鋁層中產生電化學電池(Electrochemical Cell)，因而改變鋁之電位(Potential)，這對於鋅活化品質和其後之無電鍍鎳製程皆會受到影響。根據經驗，添加少量銅於鋁中，會在鋁與鎳之間產生一個強大的界面。依理論解釋：由於添加銅會改變鋁之電位，並產生微小電池(Micro-Cell)效應，可促進無電鍍鎳製程之進行。
在1970年代已有許多公司開始著手添加0.5%Cu在鋁中，以限制電遷移現像(Limit Electro-Migration)和控制晶粒成長(Control Grain Growth)。很不幸地，並非所有半導體在製造時有添加銅在鋁中，當元件在製造時如果沒有添加銅於鋁中，則較難與二次鋅活化和無電鍍鎳金製程相容，進而衍生可靠度方面之問題。
文獻[2]顯示將無電鍍鎳金分別沈積於純鋁墊上和含有0.5%Cu之鋁墊上，然後比較兩者之組織結構和鋁墊與鎳鍍層間之附著力，測試結果發現純鋁墊上沈積無電鍍鎳金之組織較粗糙，並且鋁墊與鎳之間的附著力也較差。至於添加矽到鋁銅合金中，其對於鎳與鋁之界面性質並無明顯之影響；而添加矽到純鋁中，因為有新的晶粒邊界產生，則會使得鎳與鋁之界面強度變得更加脆弱。所以根據不同鋁墊合金成份，必須適當修改無電鍍鎳金與前處理之製程條件和化學品成份。
因電路、化學品、光所造成之電位問題(Potential Issue)
除了鋁和其合金本身會具有電位外，許多半導體元件內部電路也會與電鍍液中之化學離子起交互反應，因而產生其他額外之電位，如果此電位大到某種程度，則會影響到無電鍍鎳金之品質。一般而言，晶圓背面與半導體電路中之接地墊(Ground Pad)，兩者所產生之電位最大。為了防止無電鍍鎳金品質受到影響，將晶圓背面作隔離，以降低感應電位(Inductive Potential)，則可以使用以下兩種方案：(1)在晶圓背面沉積氧化層(SiO2)/氮化層(Si3N4)，或(2)在晶圓背面塗佈光阻(Wafer Backside PR Coating)，然後於無電鍍鎳金完成後去除光阻，此種方法較被普遍使用。
由於在半導體之鋁墊(Al Pad)表面也會與光產生反應，也就是光伏特效應(Photovoltaic Effect)，亦會影響無電鍍鎳金品質，所以有些產品會要求在隔離光源(Light Isolation)狀況下進行無電鍍鎳金製程，如此可以消除光伏特效應。
無電鍍(化學電鍍)鎳金製程控制
無電鍍(化學鍍)鎳金之鍍液成份與製程比一般光澤電鍍複雜繁瑣，許多無電鍍鎳金製程之失敗，是因為對於鍍液成份與製程參數未作嚴密管制所致。由於應用於半導體晶圓廠無電鍍鎳金之大量生產設備，必須具備晶圓自動化傳輸功能，目前弘塑科技(Grand Plastic Technology Corp.)所設計製造之最新8”Wafer自動化無電鍍鎳金生產設備，已可結合線上監測系統(In-Line Monitoring System)連接到主操作螢幕，能夠自動偵測及記錄鍍液之濃度與pH值，並自行調整補充鍍液成份，如此才能嚴密掌控製程條件，進而確保產品能維持在高良率狀態。
以下將針對無電鍍鎳金製程(E-Ni/Au Process)應注意事項作一詳細探討：
鋁墊清洗(Al pad cleaning process)
鋁墊清洗可以確保鋅活化時，可以長出薄而均勻之鋅活化層，以利於後續之鎳置換反應，一般在鋁墊上有兩種污染物必須於此步驟作清除。
第一種污染物是鋁墊上之有機殘留物(Organic Residuals)，可以使用稀釋過的硫酸(Diluted Sulfuric Acid)作清除處理；而第二種污染物則是鋁墊上之矽基污染物(Silicon Based Contaminants)，使用少量稀釋過的氫氟酸作去除。如果仍無法去除時才考慮使用電漿來清除污染物。
鋁墊清洗之目的包括：(1)降低鋁的表面張力；(2)增加表面潤濕性；(3)減少電鍍鎳時產生氣泡。因為鋁墊清洗之化學液非常具有攻擊性，所以化學液濃度要低，並且加大循環系統之流量和減小過濾孔徑，則可以增加製程範圍。
鋁墊蝕刻(Al Pad Etching Process)
在鋁墊上所生成之自然氧化物(Native Oxide)，可保護鋁不受周圍環境所影響。然而，為了能夠成功地將無電鍍鎳鍍於鋁表面，在無電鍍鎳之前必須將鋁氧化物作去除，因半導體之鋁墊非常薄，相對於鋁墊全部厚度而言，鋁氧化物厚度佔有極大比例。半導體元件之鋁墊厚度，依各晶圓廠和設計法則，其厚度變化範圍為：0.4mm ~ 8mm。鋁墊厚度與最終元件之使用目的存在著極大之關係。例如：高功率和被動元件，通常使用較厚之鋁墊(厚度：2~8mm)；記憶體和邏輯晶片，則使用較薄之鋁墊(厚度：0.4~2mm)。大部份鋁墊厚度為1mm，其佔所有半導體元件80%。正確鋁蝕刻是一個難以量化的觀念名詞，鋁蝕刻製程與元件種類有非常密切之關連，例如：同樣厚度為1mm之鋁墊，其晶粒組織之粗細(Grain Size)不同，所需要的蝕刻條件就不相同。一般鋁蝕刻厚度以小於其原先厚度的四分之一為原則。
在鋁蝕刻製程中，常會發現在鋁與鈍化層接觸區域，即靠近界面區域(Interface Area)其鋁的蝕刻速率(Etch-Rate)會較快，所以必須注意此區域不能蝕刻太多的鋁。因鋁蝕刻製程並非特定方向之選擇性蝕刻(Selectively Directional Etch)，鋁容易在鈍化層底下被蝕刻成一個凹洞，然後於無電鍍鎳製程中被鎳所充填，這將不利於界面連接處之可靠度。保持製程穩定之最佳條件：就是鋁厚度最少要有1mm，並且在前處理之清洗/準備製程時要有嚴格的參數控制(例如：化學品成份、浸泡時間及溫度等)。為了確保無電鍍鎳金元件之高可靠度(High Reliability)，對於整個無電鍍鎳金流程需要有一個詳細分析。其中對於鋁厚度、鋁蝕刻性質以及後續無電鍍鎳金先後製程的相關特性，需作一個全盤性的了解，這對於每一個晶圓廠而言是必須的。
鋁墊表面之氧化鋁層去除，一般使用鹼性蝕刻液，其pH值控制精確度必須達到0.05pH的範圍，以確保蝕刻速率能維持一致，並且加大循環系統之流量和減小過濾孔徑，則可以增加製程操作範圍。許多晶圓廠喜歡在沈積UBM或長凸塊(Solder Bump)之前，使用探針(Probe)在鋁墊上作電性測試(Electrical Test)，這使得探針接觸區域之鋁厚度變薄，導致在前處理步驟中有可能會產生鋁過度蝕刻(Over-Etching)現像。在許多場合下，這或許不是問題；但在一些特殊元件設計上，鋁過度蝕刻有可能會影響電性和可靠度。
鋅活化I (Zincation