微電子設計與製造
過去和現在
David Wiens, Mentor Graphics Corp.
改變的東西越多，往往保持不變的東西也就越多。如同微電子設計與製造技術目前已經有了巨大的進展，然而在七○與八○年代中適用的許多技術與經營趨勢，在今日仍然正確。
當時，尺寸與重量是主要的發展驅動力，不過可靠度與穩定性也高度地受到重視。而這些元件的市場主要在於軍用/航空領域，其中射頻（RF）應用元件利用了微電子技術的獨特能力，以致於能夠將類比、數位與射頻電路結合於單一封裝內（如表一）。
微電子電路之所以能節省尺寸主要在於它省去了主動元件周圍的封裝，並將被動元件做在金屬連線結構中，此外也借用了積體電路製造技術來縮減金屬連線的尺寸。例如眾所皆知的混合式電路，就運用了源自單石積體電路（monolithic ICs）與印刷電路板個別的封裝技術，以厚膜和薄膜技術製造而出。而在八○年代晚期，數位應用上的效能限制驅使了多晶片模組（multi-chip modules，MCMs）的出現。
由於分立元件的實體連線數量減少以及整個電路被密封在一個封裝中，微電子產品的可靠度得以增加。且該結構受衝擊與震動時，造成的損害很小，因而可靠度能進一步獲得提升。再者，由於改善了訊號的完整性以及射頻特性和穩定度，使得微電子產品的效能表現比印刷電路板產品優良。此外，它們的可測性更佳，並且溫度較低，外觀上也更酷。
同樣地，混合式電路的非常態性開銷（non-recurring expenses，NREs）明顯降低了許多，使其在小體積的應用上更為適合。它們將主動與數位電路置緊窄範圍內的能力，亦使其適合在混合式訊號上的應用。
設計程序上的衝擊
混合電路引入了積體被動元件，意味著標準的資料庫系統將不再被使用。元件的幾何形狀將取決於用在堆疊層結構中的材料性質。故設計者必須更了解材料的特性，因為這些特性會驅使被動組件在合成過程中，其幾何形狀與散熱特性變為參數導向式自動化建立。在主動元件方面也有其設計竅門，因為它們並未封裝，所以設計者面對的是裸露的晶片，必須將晶片從上方以特殊且具彈性的銲墊來進行打線連接出來，或將晶片翻轉，由元件的周圍和遍佈整個晶片表面的銲墊來進行焊接。
基於所選擇的製造技術，金屬連線貫孔對於交錯或堆疊的連線有特別的限制。厚膜混合電路上的金屬線通常與印刷電路板的類似，不同的是厚膜混合電路可在局部使用介電材料來絕緣，設計者可在不同連線層間，依其所需使用絕緣材料來節省成本。習慣在一整層板面佈線的設計者，必須注意避免將連線拉進無絕緣層的空間中，以免與下層的金屬連線短路（如圖一）。
最後，一旦驗證了設計的可製造性後，便可產生設計工具軟體的輸出。各層的設計圖案會被轉成不同金屬層、介電層與電阻層的光罩，對應到電路中的積體被動元件、局部絕緣層與引洞填充各製程。而因為積體電路經常是嵌入在凹陷處，所以打線接合的資料庫包括起迄層的資料也必須建立。由於微電子電路的設計比傳統的印刷電路板更為複雜，因此設計混合電路與多晶片模組所用的工具，傾向為印刷電路板的設計工具超級組合。
微電子在今日的應用
將不斷增加的分立產品與功能整合成單一元件的意圖，造成在尺寸縮減的驅使力量。為了達成此目標，必須整合不同的製程技術。
今天，人們談論的已不再是單石積體電路，而是系統單晶片（system-on-chip，SoC）。而工程師們也不再談論厚膜或薄膜的混合電路，而是系統級封裝（systems-in-package，SiP）。系統單晶片可使單一功能的系統擁有最高密度，而且也會帶來最高的非常態性開銷（NRE）。而系統級封裝雖然不若系統單晶片般密度較高，但也遠優於印刷電路板。能達成此高密度是由於將一些元件整合在基板上（即嵌入式被動元件，embedded passives），同時將各分立的未封裝積體電路放在間隔很小的區域內。設計者甚至將極限逼近到把主動元件嵌入基板中，但並非積體化（亦即它們仍然是個別製造，然後再插入基板中）。由此所得到的系統級封裝較系統單晶片更具彈性，且價格也更低，這是因為既有的功能區塊晶片可以繼續延用，不必再次重新整合製作到核心結構中。未來將類比、數位以及射頻技術整合在一起時，上述優點特別重要。因為設計分立且最適化的區塊，其實是比將它們整合在單一晶片上來得容易。
有些人宣稱系統單晶片將會使其他的電子電路設計規範黯然失色，包括系統級封裝與印刷電路板。然而，也有一些爭議指出系統級封裝才是可行的系統設計替代方案，並能確保它在電子電路食物鏈中的地位。
嵌入式元件
現代產品劇增的功能複雜性意味著需要更多的被動元件，尤其是在低功率高頻應用上的去偶合電容與終端電阻。這些年來，被動元件的表面黏著式（surface mount device，SMD）封裝尺寸大幅縮小，想要達到最高元件密度的答案依然一樣，嵌入它們。印製元件造成由複合晶片模組與混合電路轉移至今日的系統級封裝、印刷電路板與嵌入被動元件。隨著發展，它們都已可適合於目前的製造技術。舉例而言，將電阻材料做在核心的層結構中，與在微球柵狀陣列（micro-ball grid array，mBGA）封裝下直接銲上串連終端電阻，都已改善了電路的表現。嵌入式被動元件目前已能設計在足夠小的誤差範圍內，以避免額外的雷射修整的製程步驟。我們也見到無線通訊元件被整合到基板上的情形一直增加。
設計工具必須發展成足以支援不同的嵌入製程技術。能掌握材料資料庫的設計解決方案，以及使用特殊元件參數來整合嵌入式被動元件與射頻元件的特殊幾何形狀之設計都是關鍵因素。
積體電路黏附與接腳安裝
免除積體電路封裝直接對未封裝的晶片(bare die)加工是尺寸縮減的初階技術，使用主要的兩種接合方法為：打線接合(wire bonding)與覆晶技術(flip chip)。近來又發展出一種可達更高密度的方法，將晶片堆疊在另一晶片上並藉由打線接合或覆晶技術直接連接彼此或接到基板上。此方法需要設計者在三度空間中設計接線，且要避免短路，並寫出正確的程式指令，讓自動打線機在打線時不會破壞到已打好的接線。
元件間的金屬連線
昔日的厚膜或薄膜製作的盲孔/埋孔即是今日高密度金屬連線（high-density interconnect，HDI）結構中的微貫孔（microvia）。在許多案例中，高密度金屬連線是用來連接節距緊密（fine-pitch）與高接腳數（high-pin-count）元件到基板的僅有選擇。
在高密度內連線的狀況下，設計者必須處理新的引洞結構以及層狀核心中的典型貫孔。設計者已慣於採用盲孔/埋孔結構，但新的高密度內連線結構帶來了更多的複雜性。
在系統級封裝上的訊號速度已經超越了系統單晶片，這使得分立元件間的訊號整合快於單一晶片。光電子電路目前也開始值得注意，在更小的尺寸下，極小的訊號扭曲可以提供更好的表現。
系統設計與驗證
今日的電子系統擁有比傳統元件更複雜的晶片-封裝-基板介面。很不幸地，設計的方法在每個元件間形成分離的黑箱設計關係，致使協調的計畫變得困難且沒有最佳化。在系統層次設計定義/分割、輸入輸出映射與驗證的領域上，上述的黑箱設計關係激勵起一新世代的設計解決方案。所得的程序改善已可縮短設計時程，並增加產品特性表現。同時也使得高成本、高非常態性開銷的整合矽系統單晶片，多晶片系統級封裝或印刷電路板之間的取捨變得可能。
結論
隨著積體電路、封裝與印刷電路板設計與製造技術的加入，堅毅的設計者已經找到方法將設計規範提升到另一層次，使得這三種型式的電子電路能使用共同的先進製程方式。發展可以有效生產Sip、PCB等先進技術的周邊基礎設施，已成為使它們度過即將結束生命週期之多次預言的主要措施。下世代的系統設計將可見到更多傳統分立元件電路設計團隊間的合作，共同完成在小封裝內，以合理成本達成最佳產品效能的神聖任務。到時，不同電子電路設計規範間的界線，將不會再如此分明。SST-AP/Taiwan
作者
David Wiens，系統設計部業務發展處長，可由以下地址聯絡：Mentor Graphics Corp. 1811 Pike Rd, Suite 2F, Longmont, CO, 80501；聯絡電話：720/494-1086；電子郵件信箱：david_wiens@mentor.com。
圖一：以局部的介電質創造交錯線路。
圖二：多晶片堆疊允許更高密度的電路與電性效能。