ARC推出符合CPF規格的先進設計流程 提升可攜式多媒體設備的SoC設計效益
低功耗可組態多媒體子系統暨CPU/DSP處理器廠商ARC International宣佈推出一套新的設計流程，以協助SoC設計業者進一步降低可組態子系統與處理器的功耗。ARC參考設計流程率先遵循Si2聯盟通用功率格式(Common Power Format，CPF)規格，將內建Virage Logic公司Area, Speed and Power (ASAP) MemoryTM記憶體和ASAP LogicTM標準單元程式庫的多項低功耗功能。這套參考設計流程目前已整合至專利的ARChitectTM組態工具。
ARC的可組態子系統與核心是半導體業最低功耗的方案之一。舉例來說，一個可組態的ARCR 750D核心所需的功耗，在相似的組態和處理速度下僅相當於一個ARM 1136或MIPS32 24Kc核心的一半。這正是ARC可組態方案獲得SoC設計業者廣泛採用的關鍵理由，因為ARC可以協助他們設計出可攜式多媒體設備等各類講究低功耗的應用，而新推出符合CPF規格的參考設計流程將更進一步強化ARC既有的低功耗領導技術。
ARC International產品開發暨服務副總裁Paul Holt表示，如何協助ARC不斷擴大的客戶群開發更低功耗的SoC一直是ARC開發產品時優先考量的課題之一。與Cadence Design Systems這樣的業界大廠及Power Forward Initiative產業聯盟合作，建置符合CPF規格的設計，就是ARC為這項課題所挹注的努力，這同時也強化了ARC在低功耗晶片設計上所佔有的領導地位。
Cadence Design Systems公司業界聯盟資深副總裁Jan Willis表示，IP供應商都很了解為客戶提供低功耗方案的重要性，目前Cadence正擁有唯一符合CPF規格的設計流程，能支援建置完備的低功耗設計。而ARC身為Power Forward Initiative產業聯盟的關鍵成員，肩負重責大任，積極推動CPF的態度也獲得業界高度肯定。SST-AP/Taiwan