焊錫凸塊的控制崩潰晶片接合新製程(C4NP)
所牽涉到的成本、量產及備料後勤等考量
Eric Laine, Klaus Ruhmer, Suss MicroTec, Waterbury Center, VT 最新一代的晶圓凸塊技術，叫做控制崩潰晶片接合新製程(Controlled Collapse Chip Connection: New Process，C4NP)，可與無鉛焊錫合金作結合。最新製程將底凸塊金屬沉積層(UBM)和凸塊沉積層分開，不像傳統製程是將兩者整合。當分開兩者時，UBM層將能更容易和再分佈金屬層(redistribution-layer，RDL)整合，並且可以在晶圓製造廠完成。相較於之前的方法，現用純粹焊錫凸塊，以及相對較小資本的設備支出，可成功地節省成本。高階微電子封裝技術的發展，正持續地從打線方式(wire bonding)往焊錫凸塊(solder bumping)轉移，以作為更優良的金屬層連接方法。不同的焊錫凸塊技術可運用在量產上，包括電鍍、焊膏轉印、蒸鍍與焊球直接黏著等方式。這些已存在的凸塊技術，在微細節距(fine pitch)無鉛焊錫合金的製程要求下，將具有很嚴苛的限制。最常見用來製造微細節距焊錫凸塊的方式，是藉由電鍍焊錫。但這個製程很難控制，而且成本高，特別是轉換到無鉛焊錫合金時。這些在轉換到無鉛焊錫凸塊時所面臨的挑戰，已經導致歐盟同意免除在某些特定的焊錫凸塊應用上能夠使用鉛。然而，整個業界仍持續面臨轉移到無鉛製程的壓力。 C4NP製程是由IBM所開發，並由SUSS MicroTec公司進行商業化的焊錫凸塊封裝技術。C4NP藉由使用無鉛焊錫合金技術以達成微細節距的晶圓凸塊製程。C4NP是一種焊錫轉移技術，其將熔化的焊錫注入預先製造，而且可重覆使用的玻璃樣版/模具(mold)中。(圖一)此被注滿的模具在焊錫轉移到晶圓前會先進行檢查，以確保高製程良率。模具與晶圓被置放在很接近的近接(close proximity)程度，然後只需單一製程步驟，就可以將焊錫凸塊轉移到整個300mm(或更小)的晶圓上。 C4NP技術像焊膏轉印一樣，提供相同合金選擇的彈性。C4NP可被應用在微細節距的覆晶式構裝(flip chip in package)，與晶圓級晶片尺寸封裝(wafer level chip scale package)的凸塊製程。我們己經發展出一個可以比較C4NP晶圓凸塊製程和和其他製程，如電鍍或網版印刷(screen printing)焊錫凸塊製程的成本模型。本論文將檢視所有在這成本模型中的輸入值屬性考量。 成本考量 當比較不同晶圓凸塊技術的成本有效性時，許多因素都需要被納入考量。這些因素可以分成兩類：應用在任一技術的總體因素，和應用在特殊凸塊技術的獨特因素。這些因素中的每一項都會直接影響每片晶圓焊錫鉛塊製程的成本。一般而言，使用C4NP製程所形成的晶圓凸塊方式比電鍍方式，在綠色環保的要求(green field無鉛)下，成本模型顯示出每片可以降低成本10~30％。使用C4NP製程與電鍍可降低的成本中，材料和組裝的經常費用上所佔的比例將會特別的大。這是因為C4NP比電鍍製程減少設備佔地面積、化學品管線配置以及廢棄物處理所需的成本。電鍍製程也有其他會增加成本的因素，包括混合化學藥劑的平台、真空設備、分析設備以及廢棄物處置設備。而且，C4NP製程使用純粹的焊錫，並不轉化成會增加成本的焊膏或電鍍化學物的型態。焊錫的用量非常有效率，因為它只沉積在模具的空腔表面，而不會浪費在電鍍篩上(plating thieves)。 包含量產、後勤備料的考量 當電鍍用在晶圓凸塊製程時，焊錫的沉積是底凸塊金屬層(UBM)形成過程的一部分。首先，底凸塊金屬層(UBM)金屬在平坦晶圓上沉積。之後，光阻再沉積其上，經過曝光、顯影之後，形成接下來焊錫電鍍要沉積的開口。電鍍完成後是光阻去除，接著以鍍上的焊錫部分作為蝕刻UBM金屬層的光罩。最後，對於焊錫加熱迴焊(reflow)，晶圓表面進行切割前與接下來的封裝處理前的清潔步驟，因為焊錫是電鍍上去的，所以需要一層接合層(commoning layer)，UBM層就是為了這個目的而存在，而且焊錫部分的沉積層將不會在成長凸塊底金屬層(UBM)時產生分離。因為C4NP的製程不一樣的地方在於凸塊底金屬層(UBM)圖樣先形成，且焊錫最後才沉積(圖二)。這個流程並提供獨特的生產和備料後勤的良好機會。首先，底凸塊金屬層(UBM)沉積步驟可以在半導體製造廠內完成。在半導體製造廠安裝傳統的底凸塊金屬層(UBM)的黃光相關設備，如近接式光罩對準系統和光阻塗佈/顯影系統是非常容易的，因為半導體製造廠中原本就己經存在和黃光設備相容的潔淨室環境。其他金屬沉積所需的設備也通常己存在於半導體製造廠中了，這些都可以減少專屬的設備成本支出。其次，晶圓層級的測試可以在底凸塊金屬層(UBM)形成後直接轉移，此舉有兩個好處。第一，可較迅速地將測試結果回傳給製造廠，這點在今日這個快速發展週期的環境下是非常關鍵的。如此一來，我們將可以有較快的研發週期。或在一特定時間範圍中，可以有較多的學習週期。將晶圓級測試轉到底凸塊金屬層(UBM)之後執行的另外好處是，焊錫凸塊步驟就可以移到半導體製造廠之外，這個製程就和晶圓製造/底凸塊金屬層(UBM)沉積完全獨立。焊錫凸塊製程可以在由提供最佳後勤備料、成本、品質控管或最靠近最後封裝廠或終端使用者的地方執行。另一個C4NP製程的優點是減少晶圓凸塊步驟的製程週期時間。模具的製造及熔化焊錫充填到模具空腔的過程，可以在為晶圓所設計的凸塊圖樣完成後立即完成。模具可以在晶圓還在半導體製造廠的時候就被充填完成，並為焊錫轉移到晶圓上作好準備，而不用擔心焊錫在模具中氧化的情形。模具可以被焊錫充填後準備讓晶圓作轉移達一年之久，而且焊錫轉移製程中將不會有瑕疵。這是因為C4NP製程中，焊錫轉移的步驟在一個氣體較少的環境中進行，所以可以有效地從焊錫和底凸塊金屬銲墊上移除氧化物(圖三)。以C4NP製程而言，晶圓唯一會面對的處理是焊錫轉移步驟，所以形成晶圓凸塊所需的時間相對於其他製程減少許多。而且，因為沒有使用熔化焊錫液體，所以並不需要在凸塊製程之後進行清潔晶圓的步驟。另外一個可以節省週期的特徵是沒有獨立的焊錫迴焊(reflow)步驟。這一步發生在焊錫轉移的設備上，所以可更進一步減少製程週期。 C4NP製程可和需要薄化(thinned)晶圓的應用相容。晶圓薄化可以在底凸塊金屬層沉積後進行。焊錫轉移是底凸塊金屬層沉積後唯一的製程，而且在這一步驟中，有適合處理薄化後晶圓的特製座台(chucks)。因為這是晶圓薄化後的唯一步驟，經由不當處理薄化後晶圓而可能產生的損害可以降到最低。 結論 C4NP製程除了有許多先進的技術，還為商業化帶來量產的優勢。此技術對成本的控制非常有效率，因為它在材料和所需空間的使用上都非常有效率。由於焊錫凸塊製程和底凸塊金屬層的形成分離，可以實現量產、備料後勤以及製程週期的優點。SST-AP/Taiwan 致謝 作者們要感謝IBM與SUSS MicroTec的團隊，特別是以下人員已發表與未發表的工作：Peter Gruber和Da-Yuan Shih，紐約州約克鎮IBM華生研究中心；Luc Belanger、Guy Brouillette、David Danovitch、Jean-Luc Landreville、Valerie Oberson與Michel Turgeon，加拿大Bromont的IBM微電子中心；Barry Hochlowski、Richard Levine、David Naugle、James Busby與Chris Tessler，紐約州East Fishkill的IBM微電子中心；Jeffrey Friot，SUSS MicroTec公司。 參考文獻 1. J. Lau, Low-cost Flip-chip Technologies, McGraw-Hill Book, New York, Ch. 2, pp. 43?4, 2000. 2. P.A. Gruber, et al., “Low-cost Wafer Bumping,”IBM J. Res. & Dev., Vol. 49 No. 4/5, July/September 2005. 3. B. Hochlowski, D. Naugle, P.A. Gruber, “LowcostWafer Bumping Using C4NP,” Future Fab, January 2005. 4. Unpublished report, IBM Systems andTechnology Group, Dr. R. Levine, Presentationin Asia, September 2005. 5. K. Ruhmer et al., “C4NP: New Solder BumpingTechnology: Low-cost and Lead-free,” IMAPSFlip-Chip Advanced Technology Workshop, Austin, TX, June 2005. 6. D. Danovitch, P.A. Gruber et al., “IMS-InjectionMolded Soldering,” IMAPS 2000. 7. P.A. Gruber, D.Y. Shih et al., “Injection MoldedSolder Technology for Pb-Free Wafer Bumping,” ECTC 2004. 8. K. Ruhmer et al., “C4NP: Lead-Free and LowCost Solder Bumping Technology for Flip-Chipand WLCSP,” PanPaci.c Conference, 2006. 作者 Eric Laine從密西根技術大學化工系獲得他的學士學位，並在賓漢頓大學獲得先進技術的碩士學位。他是SUSS MicroTech Inc.公司C4NP製程的技術專家。公司地址：SUSS Drive Waterbury Center, VT05677-0157；聯絡電話：802/272.4851；電子郵件信箱：eric.laine@suss.com。 Klaus Ruhmer從奧地利Steyr市的技術學院獲得電子和通訊技術學士學位，他負責SUSS MicroTech Inc.公司C4NP製程的全球業務行銷。 圖一：非按比例之充填熔化焊錫的模具空腔的剖面圖。 圖二：C4NP流程圖顯示底凸塊金屬層沉積和焊錫凸塊的形成分離。