整合光電技術／日立：
沖電氣把發光二極體製造在矽晶圓上
日立中央研究實驗室報導，他們正在使用傳統的CMOS技術，製造一種超薄矽晶薄膜發光二極體，也往未來可能把高速的光互連，建構在傳統低成本矽元件上邁進了一步，這樣就可避免將化合物半導體材料和標準矽技術整合所產生的問題。
以一種稍微世俗但是真實可行的方案，沖電氣工業公司正在銷售一種小型的彩色印表機，它所使用的發光二極體是經由一個薄膜轉換製程，把發光砷化鎵薄膜接合於矽電路中所製成的。
日立研究人員從一個製作在絕緣體上矽(SOI)晶圓上的矽薄膜pn接面，得到了波長800奈米到1微米的光波(見圖)，研究人員使用矽晶局部氧化製程，在SOI基板上來隔離一薄層矽單晶，這層薄矽單晶只有9奈米厚，而且不會損害晶體的品質。由於量子力學的限制效應，這種奈米級的薄膜就像是準直接能隙的半導體。注入電流到二維的量子井中就可產生電螢光。
日立正在規劃下一階段開發相關技術，將矽薄膜發光元件應用於晶片上的光互連，包括確認可以在10億赫玆速度下傳輸，限制光線在需求的光路上而不會散射，及改善光轉換效率超過目前的1%，研究人員說他們希望在一到二年內製造出一種矽薄膜雷射二極體。
同時，沖電氣和它的子公司沖電氣數據公司已經跨越研發階段，他們正在將砷化鎵發光二極體直接整合到矽晶片上，並用於商業產品製造，例如它們的小型C3400n數位發光二極體印表機，預計售價大約400到500美元。沖電氣實質上把光發射層從砷化鎵基板上蝕刻下來，然後使用低溫磊晶薄膜接合技術將它接合到一個CMOS電路上，然後接續製造互連層，把發光二極體整合到一顆晶片上的驅動線路上。
因為被接合的發光二極體單元非常的緊密，並不需要它自己的外部連接線，沖電氣的高層職員正式發佈說他們可以從每一片砷化鎵晶圓多得到5~10倍的發光二極體陣列。
沖電氣首先放置一層砷化鋁犧牲層在砷化鎵晶圓上，然後使用金屬有機氣相磊晶法長一層2微米的光發射層。接下來把一個個60微米乘8.1毫米的區塊從這個光發射層蝕刻出來，正好與矽晶圓上的線路間隔相匹配。光發射層上蝕刻出來的圖案被覆蓋一層黏著層，然後這層黏著層將被撕掉，並移除光發射膜上陣列排列的區塊於位置上。帶有驅動線路的矽晶圓，塗佈一層鈦金屬反射層和並覆蓋高分子來使表面比較平整。這層有圖案的光發射膜放置到有圖形的矽，它們之間藉由分子力黏貼。那個黏著層隨後就移除，然後晶圓在300℃下退火1小時來強化鍵結。這個轉換層隨後蝕刻至發光二極體，再將CMOS互連層加在上面。
沖電氣聲稱產品良率接近百分之百，雖然它只是使用100毫米砷化鎵晶圓和150毫米矽晶圓，並且橫跨晶圓上的發光二極體光發射強度變化為正負7%，但是在晶片上控制，可以修正改善到正負1%，使用0.6毫安培電流100小時後，亮度只變化1.5%。
該光發射層也可以轉移到玻璃上，此技術在顯示器的發展上頗具潛力。
SEZ增加一些重要的技巧到前段製程的旋佈機上
在提供單晶片濕式製程系統的20年後，SEZ生產出一種已經量產的設備可以執行相當複雜的前段製程的應用，這種新的Esanti設備結合了達文西(DaVinci)的後段設備，因此SEZ現在可以聲稱它擁有全部濕式製程設備市場佔有率的60%。
先前的白努利(Bernoulli)式帶有晶邊頂針的夾盤(chuck)已經被一個全新的夾盤所取代，這個新夾盤的邊緣頂針能夠執行頂住晶圓，並維持晶圓與夾頭底部之間有一個較大間隙等所有的工作。透過這樣做，化學媒介就可以從這裡分送到晶圓背面。
SEZ的後段設備達文西系列，今年初增加了雙晶面製程能力。Esanti也是具有雙晶面製程能力，但是它把化學處理單元分離出來，另外有使用端加熱功能，並且一個製程腔配備有3種化學媒介和整臺設備有4種化學媒介。例如，一個單晶圓製程腔可以處理強化硫酸(ESA)、標準清洗1(SC1)和接下來的一種溶劑。
此外，加入一種液體滴的「主動-噴射」技術來協助去除微粒。經由氮氣的動能來產生和加速水滴，而且把水滴射向晶圓表面。SEZ的全球技術副總經理Leo Archer解釋說：「我們已研究過低溫和其他的技術，他們都各有優缺點，對客戶而言，唯一最大的驅動力就是零損害。」
新設備還包括了一個大氣壓式表面乾燥(ASD)棒，這個棒子用來分送異丙醇蒸氣與氮氣的混合氣體後，產生一種線性Marangoni力用來乾燥。SEZ報導了關於新設備很好的乾燥結果，甚至對於50：1或60：1深度比的動態記憶體結構。Marangoni原理已經使用多年了，但是首要的考量依賴於於對製程腔壁的隔絕。ASD棒在旋轉晶圓上方的一個開放式大氣壓製程腔內操作，與去離子水(DI)的分送為平行移動，這樣可以避免水痕或圖形崩塌。目前大部份ASD的研發工作都在SEZ日本的實驗室內完成。
一臺完整組裝的八腔體系統，在最佳製程條件下可以達到250片晶圓/小時的製程能力。對於單晶片濕式製程系統，也提供四製程腔體的設計。
Archer聲明SEZ已有單製程腔的Esanti雛形機在客戶端進行測試，目前對強化硫酸(ESA)的測試已經進行有好幾個月了。SEZ已經收到它的第一份訂單，預計2007年第二季出貨。
癒合設計理念和生產製造之間的間隙
創立於2003年1月的軟體創業公司Aprio，已經吸引正面臨DFM挑戰的IC業者，他們擁有高階製程技術的生產線，Aprio說可讓使用者注入製造智慧到現有的設計工具內。
El Dorado和Mobius創投是這家創業公司的主要投資人，少部份是由高盛和KT創投集團投資，KT也是KLA-Tencor的投資人(它同時也是開發伙伴)。
Gianfagna向SST解釋，因為傳統的DFM工具需求，RET必須一次應用到完整的光罩，如果某一層光罩因為錯誤需要重作，整個程序就必須要重複一次。
Aprio的技術提供在一光罩層上，不同部分有不同的OPC規則，然後把各部份整合起來，消弭光罩上各區域的界限，由最後的結果看來它似乎專為此而設立，雖然它實質上在多次運算使用多數OPC的策略，Gianfagna說「秘方」就隱藏在演算法裡，它使得癒合設計理念和生產製造之間的間隙變成可能。
這家公司的產品線包含Halo-Quest，它可以預估矽晶上的設計配置看起來像甚麼並且把錯誤找出來，就跟Halo-OPC/Halo-iOPC和Halo-Fix一樣。
新ZRAM在65奈米及45奈米節點測試上要好10倍
Innovative Silicon Inc.(ISI)是絕緣體上矽晶圓(SOI)記憶體設計智慧財產的開發商，已經發表一個第二代版本的零電容浮體「ZRAM」技術，這個技術是基於一個有相似單電晶體位元的標準SOI邏輯製程。ISI董事長兼技術長Pierre Fazan說這個新技術「會造成更多的電子被儲存起來」，並解釋Gen2對於不同的應用有可能提供一個較大的寫入窗口，並能在平衡速度，電力和密度之間進行取捨。
位元佈局和外圍線路是不一樣的，所以光罩套組會從Gen1改為Gen2，既然Gen2提供較佳的附加價值，ISI期望能因為這樣較佳的價值得到回饋－尚且目前Gen1的合約並不會自動轉為Gen2合約。
超微(AMD)是一家對自己轉為Gen2感到滿意的公司，公司技術開發副總經理Craig Sander表示，我們對Z-RAM Gen2感到很興奮。結合密度、電壓和功能表現等，再加上它跟我們標準製造流程密切配合的能力，使得它使用在我們未來的微處理器方面，變成一種非常有吸引力的選擇，特別是針對較大的晶片上微處理器的快速緩衝儲存區。
ISI認為ZRAM能夠涵蓋大部份的內嵌式記憶體空間，除了目前使用的超高速靜態記憶體(SRAM)和超低功率市場，包括以電池供電的應用例如起搏器。Fazan表示，還有許多其它浮體記憶體元件，但是它們都跟我們的Gen1類似，目前並沒有像我們的Gen2那樣，知道如何去產生和讀取電荷。
既然半導體工業界期望轉移到全空乏SOI和多閘極FET設計，ISI已經測試了新的Gen2結構，而且可以成功配合這兩種未來的技術。矽製程技術已經成功進入90奈米節點，65和45奈米製程已經在許多工廠測試，記憶體位元也已經在另外5個製程得到驗證。ISI行銷副總經理Jeff Lewis暗示，超微(AMD)也許不是第一家使用它來量產的公司。
科學家正在為半導體思考新的物質
一個由三位史丹福大學物理學家組成的小組，報告說他們已經發現一種創造新物質狀態的方法，該物質狀態為半導體帶來「異常的」性質，包括較少能量消耗和較少發熱。
這個工作是基於量子力學霍爾效應，這個理論已經得到2個諾貝爾獎(1985和1988)， 它描述在一個與傳統半導體不相容的高磁場和超低溫條件下，電流在2維電子系統邊緣流動的情形(例如由兩片半導體材料和一層電子氣所形成的三明治結構)。
但是，根據他們的新研究(發表在12月15日這一期的科學期刊上)發現，史丹福科學家們認為一個新的被稱為「量子自旋霍爾效應」的狀態並不需要外來的磁場就可實現。
根據Shoucheng Zhang教授和他的兩個學生，透過堆疊和偏斜碲化汞和碲化鎘形成的交錯層，他們可以創造類似矽或砷化鎵的晶格結構，藉由控制碲化汞量子井的厚度造成相變化來導入一個新物質狀態，這個狀態不需要摻入任何雜質就可以傳送電流，因此電流只會流經試片邊緣。他解釋說此種物質狀態下的電子流並不會被雜質散射，因此和傳統半導體相比就會有較少的能量消耗或熱產生。
碲化汞和碲化鎘薄膜形成的量子井可以成功製造出來，德國的Wurzburg大學正在測試史丹福研究團隊的預測，這個研究由美國微電子先進研發公司(一家美國工業聯盟)所贊助。SST-AP/Taiwan
圖：由CMOS製程所製造的超薄矽薄膜發光二極體可以發射強光。
(a)由超薄矽薄膜製造的發光二極體在不同電壓下的光發射強度。
(b)矽發光二極體的截面圖(上)和平面圖(下)(來源：日立公司)