富士通展示使用奈米碳管作為32奈米元件的內連線
奈米碳管(carbon nanotube，CNT)應用於32奈米節點正要邁開大步的進展，雖然CNTs有潛力符合下一世代內連線之大電流傳導的需求，但是已被證明很難在低溫成長出具有合適特性，特別是低阻值的CNTs.現在，富士通實驗室公司(Fujitsu Laboratories Ltd.)已展示出選擇性成長的40奈米之垂直束(vertical bundles)的CNTs，可以於300毫米晶圓上以450℃均勻成長，並可得到如鎢(tungsten)一般的電阻值，幾乎接近於銅在CMOS上約400℃成長之相同的阻值。
CNTs是少數可以達到潛在的電流密度至1x107 A/cm2的材料，ITRS說明該規格是32奈米節點技術之電路所需求的，於CNTs內彈道似(ballistic)的電流導通並不會發散，表示它具備比銅電路有更低的電阻值，且CNTs能被更容易成長在非常小的引洞(hole)內且具有非常高的深寬比(aspect ratio)，然而銅沉積於複雜的幾何形狀時較有問題。CNTs首先應用於32奈米的垂直引洞的連接，之後會用在22奈米世代的水平電路。
Yuji Awan為富士通實驗室的榮譽研究者，擔任MIRIAI-Selete碳電路計劃的主持人，發表在日經微電子期刊(Nikkei Microdevices)說明了使用只在引洞上選擇性之均勻沉積的觸媒，並使用熱燈絲的化學氣相沉積(hot-filament CVD)，可以製作在跨越晶圓上每個2微米的洞內長出數干個奈米碳管的陣列(如圖一)，得到高電流密度及低阻值的關鍵是個別的CNTs具備低阻值，並且於洞內成長高密度的CNTs管束(bundles)，並且要改善CNTs與底層銅材質之間的歐姆接觸(ohmic connection)。
CNTs具有特別的原子結構使它像金屬般有極低的電阻，但是CNTs不好長成，愈大直徑的半導體級多層CNTs，它們的能階愈小，使其愈能達到金屬的特性。CNTs的直徑決定於觸媒的大小，所以若使用一般的觸媒，造成散亂的尺寸分佈，則CNTs就不易控制，富士通的研究員使用了固定大小的奈米鈷粒子選擇性的成長在引洞的底部，這使得觸媒高密度地沉積於洞內，可成長更多的CNTs。
此製程之所以能將精確大小的奈米粒子大量地沉積在晶片上，是經由雷射將鈷鈀材打出4奈米的粒子後，並快速的吹到晶圓上。方法比傳統的示差移動分析儀(differential mobility analyzer)以靜電力分離高密度奈米粒子要快上1000倍，使此製程可用於300毫米的晶圓量產上。高密度粒子是非常難帶電荷的，但是這種方法可使質量力大於電荷力而使更多的粒子被利用，為了要進行選擇性的沉積於引洞底部，富士通的研究員從高壓腔體(1000Pa氦氣)將粒子吸到沉積時的高真空腔體(10-3Pa)，造成一種聚焦的粒子束打到晶圓上，這使得粒子可沉積在小至40奈米直徑的引洞底部。
最後，為了要防止晶圓在腔體間移動時所造成的氧化會造成阻值昇高，他們使用TiN來取代Ti以改善和底層銅接觸時的歐姆接觸阻值。
採用此技術，富士通科學家宣稱可達到0.59歐姆阻值於2微米CNTs引洞s，與鎢鑲栓的阻值相當，為目前CNTs技術的最佳表現。此引洞可處理2至3.2 x 106 A/cm2的電流密度，並於室溫100小時內無退化，CNTs的密度在每一個引洞約為1011 tubes/cm2，若可以再增加密度十倍，則CNTs的阻值可與銅相當，富士通說明他們已經開始在40奈米引洞中成長1012 tubes/cm2的CNTs了。
CNTs內連線之成長需要與CMOS互相搭配的製程條件，並可以被化學機械研磨(CMP)製程所處理，且可以進行水平及垂直的成長，為了要整合內連線用的介電材料特別是low-k介電材料，製程溫度要低於400℃，然而富士通說明目前0.59歐姆的阻值是成長於510℃，該公司也展示了400℃的CNTs，但是品質較差且阻值較高，下一步會改善CVD製程並嘗試更低溫的製程溫度(如圖二)。
CNTs要能被傳統的氧化物化學機械研磨平坦化，且在研磨速率改變時CNTs仍要與基材緊密相連，富士通說這將會是下一步的工作。
使用「電子美乃滋」所製備的塗佈式太陽能電板
一種新型的銅銦鎵硒(copper indium gallium selenide，CIGS)錯合物所製備的薄膜材料被HelioVolt所發現及開發，可如同「電子美乃滋」般自我組地裝在兩個互相貫穿的相之間，即使成份有些許改變，仍能維持固定的電性。這些成份改變僅能使最終的薄膜有百分比的變化，卻仍能維持每個相之間的固定電荷移動。這個特性可使CIGS能於非真空態下被塗佈於大面積，可以此低成本的光伏(photovoltaic)結構，印製在建築物用玻璃上。
與美國國家再生能源實驗室(NREL)合作二年，HelioVolt持續與NREL合作開發非真空的奈米材料沉積技術，該技術被八個美國專利及全球專利申請所保護。材料工程最基本的概念之一是要能控制複雜的製程環境。大氣沉積製程可提供結合了低成本、製程簡單性與降低製程次數等優點。但是許多複雜的材料薄膜製程要真空系統的控制，來達到合適的奈米結構。CIGS薄膜似乎違反這種原則，它們能不需要使用昂貴的真空製程控制，而能自我組裝成複雜的奈米結構。
HelioVolt的CIGS晶體結構可自我組裝成互連的結構。並可於大氣壓力下以靜電塗佈方式創造數平方公尺的高品質薄膜。CIGS光伏材料可直接印在傳統的建築材料如玻璃、不銹鋼、屋頂與高分子等，與傳統製程相比省去80%至98%的時間。該公司的CEO B.J. Stanbery解釋目前的大氣印刷法是一種靜電的壓印。厚度控制可不必考慮，因為CIGS有80%的光學吸收率且電能轉換僅發生在CIGS膜的前1/4奈米材質。
Stanbery說明「我們在過去幾年來與NREL的努力合作下，已打下了可預見的新型太陽能應用奇蹟的基礎，即是能夠從太陽取得經濟的能源，藉由建築材料的大規模量產塗佈下，並具有耐久、多樣化及視覺形態等優點。」「NREL於製備奈米科技的前驅液(precursor)的專業，與我們在高效率轉換成奈米級建築材料的能力上形成互補，所製造的CIGS薄膜材料可以在大氣或是真空下製成。」
直到一種錯合物的缺陷結構被發現後，CIGS具備光電轉換的能力之謎才被解開，二個銅的空洞並以銦的反位(anti-site)缺陷在鄰近的位(site)，所形成的四面體會造成偶極距(dipole)，且這並不是淨電荷。(如圖三)，Stanbery告訴SST記者：「我有一種阿哈(ah-ha)般的感動，當這個中性缺陷被發現，我瞭解到若這種材料為二相，就可以說明其產生電性。」
Stanbery說明了此薄膜中二種相的差異：「第二相會保持與第一相相同的結晶方位(crystallographic orientation)，只有不同於缺陷結構，所以這些結構並不能以X-ray或其它方式來鑑別，只可以用薄膜的電性差異來判定成份差異，與其它的複合材料有所不同。」
在合適的狀態下，CIGS會自發地排列成奈米級結構，類似美乃滋的行為，像是水和油藉由蛋黃形成膠體乳化現象般。美乃滋的乳化是由於短程與長程的分子力所達成，CIGS的浸透(percolation)網絡也是經由類似的分子力而形成。CIGS的特殊第二相是由於短程與長程的分子偶極距來產生奈米級的缺陷，該相與第一相互相浸透，既不是擴散也不是傳導，而是於雜亂的路徑中進行雜亂的行走。
Mattson延伸選擇性氧化於先進堆疊閘極中
當記憶體製造移至70奈米節點技術時，熱預算會變的很緊，一些生產者會將批次式爐管轉至單片式的機台，以避免長時間來自傳統爐管的熱質量轉移，Mattson Technology Inc.導入Atmos雙腔體，300毫米單片式機台(置於Helios平台)，可使使用者避免熱預算限制，並可以延伸至知名的選擇性氧化製程，可導入更小的元件幾何尺度及更薄的薄膜，而不會造成過度的製程條件。
記憶體製造商正在處理傳統閘極接觸的取代工作，從摻雜複晶矽(p-Si)及鎢化矽(WSix)轉至鎢/氮化鎢(W/WN)的結構，因為該結構於更小之深寬比時允許更低的片電阻。舊的閘極堆疊使用非選擇性的RTO製程，但由於鎢的低氧化阻抗，使得新的堆疊需要選擇性的氧化製程，即是使底層複晶矽側壁(side wall)氧化，而不使W/WN側壁氧化。
Andreas Toennis為Mattson熱產品部門VP & GM，說明了雖然選擇性氧化是個歷史悠久的製程，但是他們的新技術採用大氣壓力之條件，使用高濃度蒸氣(> 50%)，而具備廣泛的氧化應用。製程的例子有：閘極堆疊的選擇性氧化，使用同步蒸氣與乾式氧化相較，來降低熱預算的製程，改善氧化層的品質，淺溝絕緣(shallow trench isolation; STI)的圓角(corner rounding)，及STI的側壁氧化層等。
Toennis告知若使用純氧氣的氧化製程，會使得製程粗糙及不易控制，這些問題於高蒸氣濃度時不會發生，當熱預算減少變成必需時，蒸氣氧化提供平坦氧化薄膜的能力，並可以控制蒸氣量從1%至100%，來達到製程需求。
Sing-Pin Tay，為Mattson熱產品部門產品技術協理，說明該公司已得到一個邏輯產品製造商的訂單，用於金屬閘極的選擇性氧化，這種技術可被延伸至記憶體技術，且其它在邏輯製程中的應用也逐漸被開發。
Toennis附加說明使用金屬閘極最有可能用在32奈米，從時間觀點來看，他提到Mattson之技術應用於邏輯製程，在45奈米時會在先進的元件整合廠進行製程開發，完成時間點會在今年底或是2007年中。用於32奈米目前尚在研發階段，導入製程開發開始於明年中或明年底，在記憶體製程中，將會於70奈米製造導入。SST-AP/Taiwan
參考資料
G. Roters, R. Hayn, W. Kegel, O. Storbeck, S. Frigge, G. Fledmeyer, et. al., elective Oxidation of Tungsten- Gate Stacks in High Volume DRAM Production.?Proc ECS, 2003.
圖一：數千個奈米碳管成長在每一個2微米直徑的引洞中，使用熱燈絲CVD成長在300毫米整片晶圓(來源富士通，富士通實驗室)
圖二：在洞內中更高密度的碳管可比鎢的阻值更低，研究者指出若進一步提高碳管密度可使效能趨於銅，溫度增高會使碳管品質提高並使阻值降低，另外趨近400℃的溫度可有利整合到CMOS製程。(來源富士通，富士通實驗室)