積體電路封裝
奈米矽晶與數十億位元印刷電路板系統之間失去連結
An-Yu Kuo, Zhen Mu
當奈米等級積體電路變得普遍，而且印刷電路板(PCB)系統的資料速率達到數十億位元(multi-gigabit)等級時，對於設計師而言考慮到從積體電路對封裝到電路板對封裝整個系統的連結愈來愈重要了。從利益的觀點來看，積體電路封裝設計具有嶄新的重要性，它變成了在訊號和電源線路上關鍵性的連結，這決定了金錢和時間獲益或損失。
在面對這樣的壓力時，高速積體電路封裝設計師必須藉著進行某種積體電路封裝結構來確保訊號和電源兩者的完整，此結構適當地模式化、萃取(extract)以及模擬訊號與電源兩者傳遞路徑上電路的其餘部份。幸運地，整合的模式化和分析技術與軟體可以用三維(3-D)圖像來描繪出複雜的封裝結構，並且模擬出那些在系統內部接線的關聯圖像。這些軟體幫助設計師考量從設計上的封裝效應以及根據真實的狀況來做出決定，因此減少了設計的重複次數、周期和開發時間。
三維模式化
當模式化成為積體電路封裝的設計和分析中整體的一部份時，考慮選項就很重要了。就過去二十年來說，二維場域解算器(2-D field solver)已經成功地被使用來模式化印刷電路板上的圖形。然而，與日俱增的封裝複雜度和密度導致了訊號的圖形出現更多的導孔(via)、分節(segment)以及不連續(discontinuity)。複雜的封裝在許多疊層上配置圖形，包括非正交的圖形(nonorthogonal trace)、導孔、線焊(wire bond)、焊球(solder ball）等封裝─內部連結的元素必須被模式化。當二維場域解算器沒有辦法界定出三維行為時，就必須使用三維的解決方案。互補式(complementary)三維場域解算器依照其應用區分為兩種類型─全波長(full-wave)和準靜態(quasi-static)，這在描繪封裝的行為上是非常有用的，這兩種都可以使用來連結二維解算器。
如圖一所示，訊號以一簡單的橫向電磁模態(TEM mode)傳播在長的傳輸線(transmission line)上，對於這樣的設計而言，傳統的二維場域解算器就足夠準確了，而且比起三維場域解算器要快得多了。然而，圖二顯示出訊號在封裝內的傳播模態需要用到三維場域解算器。
準靜態和全波長場域解算器
準靜態場域解算器(quasi-static field solver)被使用在當訊號傳輸在導電的路徑上有較低的速度時(通常資料速率低於5 Gbps)，準靜態解算器藉由忽略位移電流(displacement current)而產生場域解決方案。有了這樣的簡化，電場在導體外部保持靜態，但是磁場在導體內部則維持頻率相依(frequency dependency)，因此肌膚效應(skin effect)可以被適當地計算出來。結構中的電容(Capacitance) C和電導(conductance) G只取決於電場；而電阻(resistance) R和電感(inductance) L只取決於磁場。換句話說，藉由忽略位移電流，在準靜態理論中磁場和電場被分離開來並且個別地計算。因為電場和磁場之間的解離，所以準靜態場域解算器會更快，而且比起全波長解算器(full-wave solver)來可以解決更大的問題，許多現行的準靜態解算器可以在幾小時內執行一件複雜封裝設計的全封裝(whole-package)RLGC萃取。
大部份的設計師想要知道靜態的假設可以適用的最高頻率，然而要依靜態解算器的適用性提供一個通用的上限是有困難的，在高速的封裝設計上，3到4 GHz算是一個可被接受的數值。
全波長場域解算器被使用在具有強的電磁耦合(electromagnetic coupling)、共振(resonance)和輻射(radiation)等需要準確的馬克斯威爾方程式解答的案例上。全波長場域解算器能夠解出任何指定頻率的馬克斯威爾方程式，它同時解出了電場和磁場，所以能適當地處理在電場和磁場之間的交互作用(interaction)。結果，這種解算器可以考量到位移電流、電磁輻射以及場域耦合，因為電腦的容量有其極限，所以應用全波長場域解算器來求解小的幾何圖形是最佳的；例如，承載2.5-Gbps訊號的耦合臨限(critical)訊號圖形。
實際上，設計師會使用附有二維場域解算器的三維場域解算器，而場域解算器的選擇是與應用有關係，任何場域解算器必須被整合到設計系統裡，而使得工程師透過模擬能夠探究、設計、實現和驗證內部線路的佈局以及電性的限制。這樣的整合環境可以消除時間浪費在轉譯與設計資料的重新輸入上，並且確保產品的特性。
在高速設計上的整合封裝效應
今日的高速數位系統藉由高的電流容量、高的資料速率和低電壓來表現其特徵，驅使設計著重在電力傳遞上。經由印刷電路板和封裝來提供充足而且穩定的電力給主動元件，這樣的挑戰提升了電力傳遞設計到系統層級。為了解決這個問題，必須考慮到積體電路、封裝以及電路板。
為了說明設計師如何使用三維封裝圖像，以及在跨領域(cross-domain)的環境中有效地模擬那些圖像，一則範例透過用準靜態三維場域解算器，來模式化封裝的內部線路，與經由從輸出緩衝器(output buffer)到輸入緩衝器(input buffer)模擬整體訊號的路徑，來驗證出界定訊號的延遲。這和由電源供應到積體電路核心的傳統電流流程/方法不同的是假設理想的或者最多被塊體的(lumped)、固定阻抗(fixed-impedance)、近似負載(approximated load)衰減來表示積體電路封裝和印刷電路板。
圖三顯示出顆粒─到─顆粒的訊號路徑並且強調了工作在容許跨領域通訊的整合設計與分析環境中的重要性，它是一個虛擬或抽象的系統內部線路模型(VSIC)，這使得整個矽晶片、封裝、以及印刷電路板內部線路完整的模式化和分析變成可行。重分佈層(redistribution layer，RDL)模型是來自於積體電路資料庫、封裝的寄生效應是來自於積體電路封裝軟體、以及電路板圖形模型是從印刷電路板繪圖軟體中繪製出來的。
圖四在設計和分析環境中為相同的電路提供一個檢視的模擬流程，依照此模擬流程，網路在設計上可以在三個區塊中被模式化：RDL等效模型、三維封裝模型以及二維電路板圖形模型。藉著模擬萃取的電路，在輸出緩衝器與輸入緩衝器之間訊號的失真(distortion)和延遲(delay)可以被量測。
為了確保電力的完整，一定要達到兩個基本設計的需求。充足的供應電壓和電流必須從電池透過印刷電路板和封裝傳遞到積體電路上，而且電源在元件的工作期間必須保持無瑕疵和穩定的。
對於整個電力傳遞網路而言，充足的電源供應到積體電路核心線路需要有低的阻抗路徑，然而供應電壓的穩定性需要電力傳遞網路在元件/系統工作期間，對高速訊號的同步開關所感應的雜訊免疫力達到所想要的程度。若是電力傳遞網路可以維持低阻抗路徑的話，那麼穩定的電源供應應該很容易可以達到。說比做更容易嗎？反若這個常被忽略而失去的連結被考慮到的話─為電源供應器在感興趣的頻率範圍內成功地提供和維持低阻抗路徑。
為了製造出一理想的低阻抗路徑，使用了一種等效的平面配置在印刷電路板上以及相對應的電源和接地網路結構在積體電路封裝上。如果預設的低阻抗沒有辦法達到的話，就必須使用解離的策略。儘管使用頻域(frequency-domain)模擬可以達到低阻抗路徑的設計，但最終的電源供應網路應該在時域(time domain)中被驗證，來看看有多少功率在印刷電路板和封裝之間損耗掉，以及當雜訊被反射進電源供應網路時，電源供應的變異量(電壓漣波)是否被控制在某一預設值以內。
設計和驗證階段兩者都可以經由將電力傳遞路徑的每一元件模式化和執行全路徑的完整模擬來達成。因為在積體電路封裝內電源和接地網路幾何圖案的複雜度，以及在積體電路內電源極板無可避免的電路尺寸之故，所以不能期望模擬軟體來模擬出整個電源和接地的路徑。因此，使用到能支援積體電路、或者封裝、不然就是電路板層級模擬的模擬軟體整合流程是必要的。
使得這個方法可行的關鍵，在於積體電路核心和封裝設計之間，採行整合式協同設計(co-design)的方法。藉著使用協同設計製程，真實的積體電路晶片─到─封裝的介面(積體電路─核心，verilog接埠名稱與積體電路─封裝，晶片─接腳凸塊名稱)可以被繪製出來，並且用來建立從電壓源到積體電路晶片一完整的電源和接地網路；包括被模式化來做為真實的三維靜態模型的中程積體電路封裝模型。這個積體電路封裝(圖五)的電源和接地供應網路三維模型被連結到在積體電路核心中的電源極板，使得動態的電源電壓降(dynamic IR-drop)模擬變為可行。
在真實的設計案例裡，最糟糕的案例是當封裝效應被包含在電源電壓降模擬時，其電源電壓降比沒有被包含時要高出20%。因此，藉著使用容許積體電路協同設計和分析的方法可以達到更準確的結果，並且對積體電路和積體電路封裝兩者而言，在第一時間投產都是有可能的。
結論
高速系統設計必須要考慮到積體電路的封裝效應，以減輕最終的組裝元件其系統整合(SI)和電能傳遞的問題。全波長和靜態場域解算器兩者都被用來表示封裝的行為。不管共同的看法，二維和三維場域解算器在預設的不同應用上是彼此互補的。針對高速積體電路/封裝和印刷電路板設計來說，以具有整合的場域解算器的模擬環境，來提供全面的訊號完整性和電能傳遞解決方案是必要的。SST-AP/Taiwan
作者
An-Yu Kuo博士，技術長，地址：Optimal Corp., 6980 Santa Teresa Blvd., Suite 100, San Jose, CA 95119-1346；電話：408/363-6300；電子郵件信箱：aykuo@optimalcorp.com。
Zhen Mu博士，資深技術專家，地址：Cadence Design Systems Inc., 2655 Seely Ave., San Jose, CA 95134；電話：408/943-1234；電子郵件信箱：zhenm@cadence.com。
圖一：Amkor Techonlogies, Inc.所授權。
圖二：在長的差分對(differential pair)上的電場分佈