使用氧和氫氧原子
進行爐管批次氧化
T. Qiu, C. Porter, M. Mogaard, J. Bailey, H. Chatham /
Aviza Technology Inc., Scotts Valley, California
在大型批次反應器中，要獲得可接受的氧化成長率和薄膜均勻度，原子基的生命週期和駐留時間的平衡是一項關鍵。矽的氧化率與晶向有強烈地密切相關，當氧化元件構造包含不同的晶格面時導致困難性；例如：淺溝槽絕緣(STI)和立體式電晶體的角落。這篇文章描述在批次爐管中降低氧化率與矽晶向的依存性的原子基氧化製程發展。
傳統式熱氧化在(100)矽晶格面上產生高品質的氧化物，但是導致氧化物在(110)和(111)晶面上帶有較大量的介面缺陷[1,2]。結果，絕大多數現代元件是被使用(100)矽晶片所製造的；無論如何，因為電子遷移率在(100)平面沿著<110>方向是最高的與電洞遷移率在(110)平面沿著<110>方向是最高的，有一種漸增的興趣是在製作高效能CMOS元件中使用不同的晶向於混合基板上[3]。在(100)和(110)兩者矽晶面上能夠產生高品質和均勻的閘氧化物，新的氧化製程是必需達到的結果。
針對記憶體和邏輯元件立體電晶體的製作也要求新奇的氧化製程，如同DRAM晶胞尺寸是不斷被縮小的，晶胞陣列電晶體是從傳統的平面式電晶體到下陷式通道陣列電晶體被改變的[4]。在技術節點低於32奈米時，快閃記憶體要求FinFET電晶體以昇高驅動電流和降低短通道效應；針對高效能邏輯元件、FinFET和三閘式電晶體對尺寸元件超過45奈米節點[5]提供最佳機會。在立體閘式構造上非平面和多閘式電晶體要求均勻的、高品質閘氧化物，包含多重的矽晶向，對傳統的熱氧化工具而言將會是個持續性挑戰。
對於乾式和濕式製程兩者，(110)矽晶面的氧化是要比(100)晶面快上許多，大約快上50%~120%的程度範圍，且與製程溫度和薄膜厚度有關。
該研究的目的是降低氧化率與晶向的相關性在10%以下，這樣的製程有更寬廣的應用範圍，例如STI邊角圓化、STI標線一致化、針對3D電晶體的閘門氧化、高品質的多晶矽氧化和低的熱預算氮化矽的氧化。
原子基的產生和分佈
該技術利用氫氧燃燒反應以產生強氧化原子基的氧源，以預估最佳化製程條件，氧氣/氫氣反應化學是使用碳氫燃燒機制中包括自氫－氧子集中間物─氧、氫、氫氧、二氧化氫和二氧化二氫[6]推論得出的22個步驟反應機制所模擬的。這些反應是使用化學模擬實用程式CHEMKIN[7]以及一種3D流量和化學模擬器所評價的；電腦模擬顯示相當數量的原子基在攝氏700度和一托時可以產生且生命期超過一秒。在氧─氫的比例是9比1，當氫氧根的濃度只有原子氧的10%時候，原子氫和氧是主要的原子基。
模擬顯示原子的氧數量密度對反應溫度、壓力、居留時間和氫－氧比例是高度敏感的，在較低的壓力，反應是較慢的，而原子基的生命期是增加的。當原子基的居留時間是比得上或超過它們的生命期時，相當的原子基濃度可以出現在反應器中。
該反應化學結果是被整合成3D流量和化學模擬模型，藉由最大化原子基濃度和生命期以最佳化一個300毫米批次爐管的硬體設計和製程條件。圖一顯示在攝氏700度和一托時帶有氮－氫－氧比例是10：1：1的一個批次爐管中時，該預測的氧原子基分佈於一片300毫米晶圓之上的情況；該300毫米爐管是配備有Aviza的申請中橫跨流量專利。
原子基氧化的特性
一個測試反應器是被建造來驗證如上所述的模型預測，在氧化物成長率上這些壓力、溫度和氫－氧流量比例的效應是由實驗性地所決定的。圖二呈現在攝氏900度和1：1氫/氧比例時矽氧化上的壓力效應，在大約0.9托時該氧化率是最大的；0.7托以下，該氧化率隨著壓力降低而下降，顯示著一旦該原子基的生命期是夠長的話，進一步的壓力降低減少根的絕對數量密度以及氧化率。1托以上，該氧化率隨著製程壓力增加而降低，該數據建議在相對地高壓時，原子基重新結合是相當地被增加和原子基生命期被縮短的，不管增加的反應物數量密度而導致氧原子基的總量減少；總之，該實驗結果確認了該模擬的預測。
為了比較，低壓的濕式氧化率也是被測量的；在進入氧化反應室之前，氫和氧是被轉換成蒸汽存在於一個接觸反應的蒸汽產生器裡面的；蒸汽是使用額外的氫被稀釋的，然後被導入製程反應室中。表一比較藉由兩種方法在1托時的氧化物成長，在該壓力時，濕式氧化是相當慢的；在攝氏825度七十分鐘的氧化下只有產生一個1.8奈米厚的氧化物。針對原子基氧化，無論如何，氧和氫氧原子基的存在大大地增加氧化率。
圖三說明針對(100)矽晶面在攝氏900度和攝氏700度時的成長動力學，該製程壓力是1托和氧－氫比例是1：1，氧化物成長顯示一個拋物線的時間相關性。
圖四呈現該氧化物厚度運用不同的溫度(攝氏700度~攝氏900度)和壓力(0.2~4.8托)改變，針對七種三十分鐘的製程條件系列在晶向上的相關性。在(100)和(110)晶面之間最大的氧化物厚度差異分佈在自最好的情況2.6%至最差的情況18.5%，與製程條件和薄膜厚度相關；相較於濕式氧化在攝氏825度和588托時使用一種蒸汽－氫1：2.2的比例被處理時，這是一個有效的改善。濕式氧化在(110)平面上產生氧化物較(100)平面上厚達72%~135%。
批次爐管的氧化
製程溫度被發現對晶圓內的均勻性有很弱的衝擊和對氧化率有強烈的影響，甚至在溫度低至攝氏700度時，無論如何，小於100埃的氧化物在相當地短時間裡可以被長成。氧化物成長的變化在不同晶向的晶圓上在同一批次裡是10%以內，相較於在攝氏825度和588托(表二)的濕式氧化，該氧化物成長率在晶向上的敏感度是被減少了13倍。
針對一個在攝氏850度使用氫/氧原子基氧化製程成長的9.2奈米厚的氧化物的電流漏電特性，是使用一種水銀探針(面積=7.15乘上十的負五次方平方厘米)在矽晶圓上取五點所測量出的。該結果是被比較於來自在攝氏825度藉由濕式氧化一個9.6奈米氧化物成長數據，藉由根氧化長成的氧化物顯示優越的電特性；相對於濕式氧化物而言漏電流維持低的直到大約-8.5V對-7V。
根氧化產生較傳統的熱氧化物具有更佳的均勻性薄的氧化物，圖五顯示在攝氏900度操作一大的批次300毫米晶圓裡上、中、下位置的氧化物厚度圖，該晶圓內部均勻性是在1%(3σ)以內。相較於單一晶圓氫－氧燃燒基礎的原子基氧化，該原子基氧化製程使用上述的方法在相對低溫、低壓和低流量[8]條件操作下達成相等的氧化結果。
該較低的熱預算特性對許多的應用是有利的，例如：針對DRAM和快閃記憶體，電晶體閘和閘氧化層的側牆再氧化。較低的氧化溫度導致降低晶圓加熱和冷卻的次數，依次減少製程循環時間和增加產能；較低的氫和氧流量減少化學成本，結合這些特性使用一個大的晶圓批次尺寸導致改善的單位製造成本(CoO)勝過單一晶圓工具。
結論
一個電腦模擬工具是被開發出來以了解和最佳化在批次反應器中立體(3D)原子基的產生和輸送，為了達成在大的批次反應器中可接受的原子基氧化成長率和均勻性，平衡原子基的生命期和居留時間是關鍵的。
在一個300毫米批次爐管中根氧化率是被比較於實驗的低壓濕式氧化，藉由氧和氫氧原子基的原子基取代蒸汽的矽的氧化大大地增加這氧化率和降低該氧化物厚度對晶向的依存性。爐管根氧化也產生較濕式氧化具有較佳的電特性的氧化物，批次原子基氧化可以被使用在許多的尖端應用，例如：針對高效能閘門介電質的基礎氧化物、針對快閃記憶體的隧道氧化物、針對動態隨機存取記憶體(DRAM)電晶體的閘氧化物、針對快閃記憶體的中間聚合介電質製作和先進STI構造的製造。SST-AP/Taiwan
致謝
作者們想要謝謝Helmuth Treichel的顧問協助，Tom Fleming和Ed Guthrie的硬體支援，以及Billy Cho的設備故障排除。
參考文獻
1. R.R. Razouk, B.E. Deal, ependence of Interface State Density on Silicon Thermal Oxidation Process Variables,?J. Electrochem. Soc., 126, p. 1573, 1979.
2. S. Wolf, R.N. Tauber, Silicon Processing for the VLSI Era, 1 - Process Technology, p. 224, 1986.
3. M. Yang, M. Ieong, L. Shi, K. Chan, V. Chan, A. Chou, et al., igh Performance CMOS Fabricated on Hybrid Substrate with Different Crystal Orientations,ech. Digest of IEDM, p. 453, 2003.
4. K. Kim, G.H. Koh, uture Memory Technology Including Emerging New Memories,?4th International Conference on Microelectronics, 1, p. 377, 2004.
5. S.E. Thompson, R.S. Chau, T. Ghani, K. Mistry, S. Tyagi, M.T. Bohr, n Search of orever,?Continued Transistor Scaling One New Material at a Time,?IEEE Trans. on Semiconductor Manufacturing, 18, p. 26, 2005.
6. http://maemail.ucsd.edu/combustion/cermech/.
7. R.J. Kee, F.M. Rupley, J.A. Miller, M.E. Coltrin, J.F., Gracar, E. Meeks, et al., CHEMKIN Release 4.0.2., Reaction Design, San Diego, CA, 2005.
8. N. Sullivan, L.L. Raja, R.J. Kee, Y. Yokota, M. Williams, xploring ISSG Process Space,?9th Int. Conference on Advanced Thermal Processing of Semiconductors - RTP 2001, p. 95, 2001.
作者
Thomas Qiu在Aviza Technology Inc.中是一位首席的研究科學家，地址：440 Kings Village Road, Scotts Valley, CA 95066；電話：831/439-4326；電子郵件信箱Thomas.Qiu@avizatechnology.com。Cole Porter是一位製程研發經理；Martin Mogaard是一位資深製程研發工程師；Jeff Bailey是一位工程研究開發經理；Hood Chatham是一位首席的研究開發工程師。
圖一：計算出在一個批次反應器中一片300毫米晶圓上氧原子基的質量分數分佈。
圖二：測量對(100)矽晶面上原子基氧化的製程壓力的效應，在一個測試反應器中所進行的實驗。