突破覆晶節距障礙
與電子、機械性能需求並進
Elwyn Wakefield / Micro-design Consultants
元件設計工程師對使用晶圓級構裝(wafer-level packaging，WLP)的期待，由於目前量產覆晶(flip chip)技術不能供應150微米節距(pitch)而落空。目前150微米節距使用於高產量焊線製程(wire bonding)的技術已經超過三十年，既有的晶圓凸塊(wafer bumping)製程可分為兩種主要範疇：其一為嘗試供應業界標準與表面黏著迴焊(solder reflow)製程，然而這種製程卻限制了節距；其二為企圖供應使用於焊線製程的更細密節距，不過需要特殊的、昂貴的晶片接合(chip-bonding)設備。
此兩項技術的挑戰為矽晶片的低熱膨脹係數(coefficient of thermal expansion，CTE)，由於矽的熱膨脹係數接近15 ppm/蚓，較傳統的有機積層板(organic laminates)為低，如果電路板與矽晶片加熱到200蚓，電路板尺寸最後會較晶片尺寸大0.3%。因此若我們僅調整電路板的佈線原圖(board artwork)並無多大幫助，因為結構的零應力點(zero-stress-point)為定值或僅低於焊錫的熔點或樹脂的玻璃轉換溫度(epoxy Tg)；所以更進一步的冷卻會導致接點剪應力的增加。
多年來，許多研究均試過各種減緩剪應力的方法，例如C4製程使用高鉛焊劑、低熱膨脹係數陶瓷電路板以及樹脂填膠(underfill)。而周邊焊墊也被移至更接近中央，此處絕對位移量較少，陣列化也能夠將節距最大化，因此將允許使用更大的凸塊(bumps)。此舉增加了晶片與電路板之間的間隙，降低介面間的剪力，並提供填膠之空間。應用這些技術的組合，15微米晶片將能夠成功的結合，且250微米的全焊球陣列，將能承受上千次的熱循環。
表面黏著技術的改進，能讓BGA節距降到0.5毫米或更低，因此能直接將一些晶片焊接到母板上。許多腳數較低的元件都以晶圓級封裝供應。不過對於更大的晶片，若無中介層(interposers)與封膠(encapsulation)的協助與保護，應力處理將成為嚴重的問題，並且會限制以標準迴焊(reflow)技術中，直接安裝在積層板(laminate)上的最大晶方(die)尺寸。對一些更高腳數晶片而言，重分佈層(redistribution layer)將周邊節距轉換為球陣列，能提供應力釋放。由於將晶片轉換為表面可粘著元件的製程，在晶片切割之前，是可以直接在晶圓表面執行的；因此如果晶圓級封裝在系統層次具有可靠性，則可能去除傳統構裝的需求。
金凸塊鍵合(Stud-bump bonding)則以反方向解決此問題，使用業界標準的、高產能、金熱音波焊線(gold thermosonic wire bonding)的製程設備，焊球將能夠直接焊在鋁質焊墊上。第二個魚尾焊球(fishtail bond)將被跳過，而焊線則會剛巧在焊球上方斷裂，造成頂端有短尖稍(short spike)的扁平凸塊。由於某些應用，藉由共平面表面施加下壓力，將可以製造出這些凸塊；否則尖稍(spike)將被保持完整不動，因此增加晶片與電路板之間的分離，同時也會造成一些共平面性的補償。此問題將會對這些元件進行焊線時造成某些問題。因此我們也傾向使用更低的溫度以及黏膠製程(adhesive-based processes)以克服增加的殘留應力，而這些殘留應力均是來自較低的晶片與電路板分隔。不過電路板成本與位置的精確度仍是主要的議題。
在印刷電路板(PCB)製造與焊錫技術(soldering technology)有重大進步之前，大部分的半導體仍需要某類型的中介層(interposer)，同時真正的挑戰為降低轉換(conversion)成本，並將構裝尺寸減少到矽尺寸能降低材料成本；不過如果能直接對晶圓上所有的晶片同時進行構裝，仍為降低組裝成本的最佳方法。
欺騙藍圖
可惜的是，許多矽晶片設計工程師都走在現有製程技術能力之前，有時候，設計工程師設計了覆晶元件，並且以晶圓廠或凸塊製程承商所提供的設計準則製造晶圓，結果在驗證設計時，僅發現完工的晶片無法與系統組裝，或甚至無法構裝。
下列的歷史案例將證明，最近在金凸塊製程的提昇，稱之為「微接線柱」(micro-post)製程，是如何用來克服一些重要的製程不順暢。這些微接線柱與金凸塊相異，因為大多數的焊球在毛細管孔內捲起，因此將會提供更小的連結面積以及更精確的外型控制。對於毛細管內孔與錐體精確的造型，將可以對接線柱外型進行最佳化，因此接線柱能精確的微調系統所需的機械與電子性能規格。典型的接線柱外型由缺頂圓錐所組成，於其上為一短柱，以及焊線斷裂時所形成的尖稍(spike)，如圖一所示。
陶瓷上的PIN二極體
若干砷化鎵(GaAs) PIN二極體需要連接到標準的氧化鋁陶瓷(alumina ceramic)基板上以作為軍事用途。晶片很小因此沒有嚴重的應力問題，因為砷化鎵的熱膨脹係數相當低而且非常接近氧化鋁。為顧及高溫時的高可靠性，生產製程均使用金或金/錫凸塊。
可用性(availability)也是須考慮的議題之一，開始時，總數為80的PIN二極體僅需要10個組合。可使用焊錫凸塊(solder-bumped)晶片，不過其組成僅為60Sn/40Pb，而且購買整片晶圓以及分包所產生的凸塊製程成本，讓此舉變成不可行。因為砷化鎵非常脆，而且焊墊直徑僅有30微米，所以直接在晶片上使用標準的金凸塊，不可能以機械方式充分夾住個別的晶片。
接線柱外型以60微米的直徑開始，用以匹配陶瓷基材上的焊墊尺寸，由於上端為40微米的柱子，最後為25微米的尖稍。接線柱使用標準的金熱音波焊線機(Kulicke & Soffa 1480)與基材接合，每只接線柱的焊線與拉伸的總時間小於50毫秒。砷化鎵晶片再以350蚓溫度以及0.5牛頓的力量，與250蚓的基材熱壓。每只晶片的焊線時間需小於一秒，而且因為所有的配對表面為金質或鍍金，所以無須使用惰性氣體。
晶片上的覆晶
於牛津大學與劍橋大學之間的合作計劃，需要將砷化鎵(GaAs)感應器陣列覆在標準的矽特定應用積體電路(ASIC)之上，最後的應用會使用到錫鉛凸塊(solder bumps)，不過於原型的組裝上，僅有單一、無凸塊的晶片可供應用；所以原型必須能夠快速組裝以獲得更進一步的贊助。
接線柱被焊在100微米寬的鋁墊上，並以250微米節距的陣列方式位於ASIC晶片中央。由於砷化鎵的熱膨脹係數僅較矽高出3 ppm/蚓，所以應力將不構成問題。而接合的平面為光學共平面，所以需要使用相當短與堅硬的接線柱。然後，感應器晶片(sensor chips)使用覆晶式黏晶機(flip chip bonder)接合，並將結合感應器的ASIC晶片傳送回來，並使用電導性黏膠(conductive adhesive)將此晶片接合在陶瓷載體上。標準的鋁焊線將ASIC晶片上周邊焊墊與陶瓷載體上的個別接點連接，隨後32 x 32陣列以100微米節距方式製造出來，如圖二。
積層板上的覆晶
儘管附有接線柱的晶片，已經使用60Sn/40Pb、95Sn/5Ag以及80Au/Sn合金組裝，是接線柱結合電導性黏膠技術的最廣泛應用。剛開始，原以為製造出的金凸塊最適用於此應用。但是在體認到積層板並不共平面之前，整片晶圓卻已經被製造出來了。這會造成一些凸塊無法與黏膠接觸並形成短路，或是鄰近凸塊間的膠被擠出。此外，較高的、細長的接線柱外型被證明出此結構將更適合這些應用，因為它能夠隨著電路板波動而壓縮，同時在相鄰接點之間具有更大的空間。
接線柱高度60到450微米範圍的元件已經出廠量產，經由氣動點膠(pneumatic dispensing)、網印(screen printing)以及沾黏(dip and stick)製程，以電導性粘膠(conductive adhesives) 組合各類型的積層板(laminates)與可撓式電路板(flexibles)。因此原型元件也已經利用異向性導電膠(anisotropically conductive adhesive，ACA)，非電導性粘膠(nonconductive adhesive，NCA)以及絕緣膜(Nonconductive Film，NCF)製程技術來進行量產。
破除凸塊製程模型神話
一般我們均是假設錫鉛凸塊(solder bumping)較連續焊線製程便宜。然而除非為高產能之狀況下，否則實際的情況並不是如此。施加晶圓等級的凸塊與接線柱相當具有成本效益，能較傳統式焊線法快上三倍速度，而且使用不到十分之一的材料。此方法經常無須設備費用，而且幾分鐘之內即可獲得首件成品。與一些錫鉛凸塊製程相較，需要用到百片晶圓或更多，成本方能扯平。由於凸塊底層金屬(under-bump metallization，UBM)與重分佈(redistribution)的額外成本，即使千片晶圓仍不足扳回成本。
如果使用了重分佈層，錫鉛凸塊(Solder Bumps)並不如焊線(wire bonds)能夠產生較佳的電性。對於一些覆晶封裝-BGA(FC-BGA)的元件，信號線可能會以20微米寬的線寬與間隔，繞經數排的錫鉛凸塊，再從接近晶片中央的重分佈層出現，以相似的路徑後退到BGA邊緣，再繼續連至下一個組件。在許多情況之下，FC-BGA間的路徑會為幾公分或更多。於系統級封裝(system-in-package，SiP)使用覆晶技術製作時，對於處理處理器上焊墊與記憶元件時，保持一對一關係將具有更大的潛力，但是若以更大的節距重新安排信號線進入凸塊，則將會產生失真、定時誤差(timing errors)與串音(Crosstalk)等現象。
最新研發
微-接線柱晶圓級封裝(micro-post WLPs)的研發工作已經開始，將接線柱加在晶圓之後，覆以塑膠尖端空出，晶圓繼而黏著與切割。對於晶圓映像(wafer map)顯示無功用的部分，在出廠之前加以移除，繼而將晶片轉移到捲帶上，或仍舊以與膜框(film frame)接合的方式出廠。
某一應用實例中，接線柱結合後，施以熱塑薄膜，並使用具有加熱式高速射片機(chipshooter)的夾取裝置(pick-up)，如此一來，元件就能夠準確地直接置於預鍍錫電路板(pre-tinned boards)之上。熱塑薄膜充作黏膠以及底膠填充，並且可以在迴焊過程時避免浸錫表面的氧化。而且電路板無須預熱，所以熱膨脹係數的不匹配將可降至僅2 ppm/蚓。
於其他的研發經驗，整片晶圓以樹脂包覆，後續的回蝕在接線柱尖端附近形成孔穴。在晶圓切割前，以焊劑充填，因此可以產出微小化的表面可粘著WLP-BGAs，如圖四所示。
結論
使用焊接線法(wire bonding)時期所留下的設備與製程，先進凸塊技術將可以取代其他失敗技術並獲得成功。藉由特別設計的設備與材料技術，我們將可以突顯出合適定型凸塊(shaped bumps)的好處，