 |
ºu°Ê·s»D¡G |
|
|
|
|
|
Alteraµo§G·~¬É²Ä¤@´Ú40-nm FPGA»PHardCopy ASIC |
| |
2008/5/22
¬°À°§U³]p¤Hû´£°ª¾ã¦X«×»P¶i¤@¨B³Ð·s¡AAltera¤½¥qµo§G·~¬É²Ä¤@´Ú40-nm FPGA©MHardCopy ASIC¡CStratix IV FPGA©MHardCopy IV ASIC¬Ò´£¨Ñ¦¬µo¾¹¡A¨Ã¥B¦b±K«×¡B©Ê¯à©M§C¥\²v®ø¯Ó¤W»â¥ý¡C
¡@Stratix IV¨t¦C¦³680KÅÞ¿è³æ¤¸¡]LE¡^¡A¤ñAlteraªºStratix III¨t¦C°ª2¿¡A¬O¥Ø«e¥«³õ¤W±K«×³Ì¤jªºFPGA¡CHardCopy IV ASIC¨t¦C¦b±K«×¤W©MStratix IV¤¸¥óµ¥»ù¡A¨ã¦³1¤d3¦Ê30¸UÅÞ¿è¹h¡CAltera® 40-nm¤¸¥óº¡¨¬¤F³\¦h¥«³õ¹ï¦UºØ°ª¶¥À³¥Îªº»Ý¨D¡A¨Ò¦p¡AµL½u©M¦³½u³q°T¡Bx¨Æ¡B¼s¼½©MASIC쫬¶}µoµ¥¡C
¡@ÀHµÛ¹ïºô»Úºô¸ô¶Ç¿éµø°T¡B°ª³tµL½u¸ê®Æ©M¼Æ¦ì¹qµøµ¥ªA°È»Ý¨Dªº¤£Â_¼Wªø¡A³]p¤Hû»Ýn¯à°÷´£¨Ñ§ó°ªªº¸ê®Æ³t²v¡B§ó°ªªº¤¶±ÀW¼e©M¸ê®Æ³B²z¯à¤O§ó±jªº¸Ñ¨M¤è®×¡A¦Ó¥B¨ä¥\®Än¦n¡C¬°¸Ñ¨M³o¨Ç³]p¬D¾Ô¡AAlteraɧU¦b¦¬µo¾¹¡B°O¾ÐÅ餶±¡B§C¥\²v®ø¯Ó§Þ³N©MFPGA¤º³¡®Ö¤ß¬[ºc¤Wªº³Ð·s¡A¹ê²{40-nm¤¸¥óªº·s¥\¯à¡C
¡@Stratix IV FPGA¨t¦C±Ä¥Î¤F¥xÆW¿nÅé¹q¸ô¤½¥q¡]TSMC¡^ªº40-nm»sµ{§Þ³N»s³y¡A¥]¬A¨âÓ«¬¸¹¡A¼W±j«¬¨ã¦³Â×´Iªº°O¾ÐÅé©M¼Æ¦ì°T¸¹³B²z¡]DSP¡^¸ê·½¡]Stratix IV E FPGA¡^¡A¥H¤Î¨ã¦³¦¬µo¾¹ªº¼W±j«¬¡]Stratix IV GX FPGA¡^¡CStratix IV GX FPGAªº48Ó¦¬µo¾¹¥H8.5 Gbpsªº³t²v¤u§@¡A¬°³]p¤Hû´£¨Ñ·~¬É³Ì¤jªºÀW¼e¡A¬O¥ô¦ó¨ä¥LFPGAÀW¼eªº¨â¿¥H¤W¡CStratix IV GX FPGAÁÙ¬°PCI Express¡]PCIe¡^ Gen 1©M2´£¨Ñµw¦¡®Ö¤ßª¿´¼°]¡]IP¡^¤ä´©¡A¨Ã¤ä´©¦hºØ³q°T¨ó©w¡A¥]¬ASerial RapidIO®¡BXAUI¡]¥]¬ADDR XAUI¡^¡BCPRI¡]¥]¬A6G CPRI¡^¡BCEI 6G¡BInterlaken©M¤A¤Óºô¸ôµ¥¡C
¡@¦b·sªºHardCopy IV ASIC¨t¦C¤¤¡AAlteraº¦¸´£¨Ñ¤F±Ä¥Î¦¬µo¾¹¬[ºcªºASIC¿ï¾Ü¡C¦b³]p¤¤¨Ï¥ÎStratix FPGA¡A¨ã¦³FPGAµwÅé©M³nÅé¨ó¦P³]p©M¨ó¦PÅçÃÒªºÀu¶Õ¡A²£«~¤W¥«ÁYµu¤F´XӤ몺®É¶¡¡A¦Ó¨Ï¥ÎHardCopy ASIC«h¨ã¦³ASIC¶q²£ªºÀu¶Õ¡C |
|
|
|
| |
|
|
|