|
下一世代晶片尺寸封裝(CSP)的解決方案
Sean Moran, Vern Solberg, Christopher P. Wade, Ph.D, Tessera Technologies, Inc.
許多今日的先進封裝均採用銲球接點陣列來製造封裝至電路板或者封裝至封裝的第2層電性連接。銲球接點已經成功地為業界服務，並且將會繼續被使用在各式各樣的應用上面。不過，以應用在SMT組裝條件上的微細節距球閘陣列(BGA)相互連接時，其接點的密度正在逐漸地接近實際上的極限。微型接點晶片尺寸封裝(CSP)已經被發展來滿足這些需要，以關鍵技術的驅動器為目標，例如用於降低高密度區域陣列CSP產品的封裝節距，用於增加擁有更加微細節距與更多I/O的高密度封裝至封裝(PoP)堆疊的能力，除了可用於提高移動通訊電子應用的可靠性，也可以用於降低移動通訊和其他高功能密度電子產品的整體封裝高度與體積。微型接點基材的主要特徵為鍍上Ni/ Au的銅凸塊，如此可以讓SMT組裝CSP至電路板上(圖一)。
改良後的路徑密度
微型接點凸塊銲墊所增加的路徑彈性，允許封裝設計者，藉由更為微細的節距來縮小封裝的尺寸，或是藉由在現有節距下，採取更為寬鬆的線寬設計準則來降低封裝費用。微型接點凸塊與相關聯銲接接合點的直徑，較一典型銲球接合點要小的多。經由採取縮小直徑後的銲墊給予凸塊相互聯接使用，因此在基材與PC 板兩者上製作額外路徑則是有可能的，如此將使得進一步的封裝微型化成為可能。另一方面－當與相類似BGA節距相比較，而具有寬鬆線寬與間隔要求－導致了生產成本的降低與更高的底材良率。例如，使用0.5毫米節距的一般精細節距BGA封裝，擁有直徑為300微米的典型銲球接點銲墊。採取40微米線寬與40微米間隔的設計準則時，在兩相臨近銲墊之間，僅可能有二條導線的路徑。比較起來，微型接點凸塊銲墊可以縮小到只有200微米的直徑。以相同的40/40 設計準則，在兩相臨近微型接點凸塊銲墊之間，可以有三條導線的路徑。換句話說，在與銲球接點相比較後(圖二)，如微型接點凸塊銲墊之間提供二條導線的路徑，則可採取更為寬鬆設計準則(例如50/50)。
高密度，低外形輪廓的3-D封裝
移動通訊的應用，例如快閃記憶體與處理器加上記憶體的封裝趨勢為3-D封裝。對於堆疊途徑的關鍵優勢為在組裝前，個別的封裝層可以完全地加以測試。與BGA封裝相比較，微型接點方法可以有更微細的節距與更高的I/O密度，並且可以毫無困難地以各式各樣的封裝架構予以堆疊(圖三)。利用4層的引線銲接微型接點記憶體的堆疊結構，比使用BGA的相等PoP結構佔據不到一半的高度和體積。64層的覆晶微型接點堆疊，可以達到16毫米的總高度(或是每層0.25毫米)。在此封裝裡，每層有超過188個銲接接合點，所以，由於有64層，在此封裝裡有超過12000個銲接接合點。微型接點的互連接，也造成從PCB看起來有一個非常低的托腳外形輪廓。在微型接點底材與PCB銲墊之間的典型托腳高度為125－200微米(圖一)，與350－450微米的典型FBGA托腳高度相比較，其關鍵是取決於銲球的尺寸。
可靠性
計算與移動通訊電子產品的需求，亦正在推動下一世代封裝的可靠性需求。熱循環與摔落試驗為下一世代封裝必需要能夠滿足的兩項關鍵條件。最近所導入的無鉛材料增加了額外的挑戰，特別是在銲接接合點可靠性的領域裡面。在圖三裡顯示的堆疊微型接點記憶體封裝是一個4堆疊，擁有10.7 x 13.2毫米整體尺寸的中心引線銲接架構，以及一只8.3 x 9.3毫米尺寸的晶片。此封裝的節距是0.65毫米而擁有總數60的微型接點銲接接合點。無鉛的Sn /Ag/Cu(SAC)焊劑被使用於封裝堆疊以及電路板安置。一只30封裝的樣品依照規範IEC-9701的TC3條件(-40?/+ 125℃)進行熱循環試驗。在圖四A內的結果顯示，直到1000次循環仍未失敗，而在超過1000次循環後有損耗發生。在另一個例子裡，微型接點全區域陣列daisy鏈的測試封裝，使用0.4毫米節距(23 x 23陣列)與0.8毫米節距(11 x 11陣列)，兩者均擁有10x10毫米的整體封裝尺寸，均使用SAC 305無鉛銲劑膏銲接至測試電路板上。0.4毫米節距封裝的微型接點凸塊與SMT銲接接合點橫剖面均如圖一所示。另外摔落試驗則依照規範JEDEC JESD22-B111(1500 gn)以樣品大小為15個電路板安置封裝上，對0.4毫米以及0.8毫米節距兩者來進行。對於0.4毫米節距的封裝而言，在超過100次摔落後，仍不能有任何明顯的失敗。而0.8毫米節距的封裝則在第59次摔落後遭受了它的第一次失敗。針對0.8毫米節距封裝摔落試驗結果的Weibull圖顯示在圖四B裡。這些結果展現出高水準的可靠性，使得微型接點技術能夠符合或者超越供給下一世代無鉛封裝的要求。
微型接點的製造
微型接點的製造程序是從一塊三金屬層的Cu/Ni/Cu合成物開始。此基礎合金為一種滾壓退火(RA)的銅箔，厚度的範圍從50到125微米都有。另外電化學沉積(ED)銅箔則是電鍍在一薄薄的(0.8至1.0 微米)鎳合金的一側上。電鍍銅箔的鍍鎳一側，接著予以真空覆蓋並滾碾層壓至RA銅基材上。這層ED銅可在市面上買到的商用厚度範圍從大約9微米開始。較厚的RA銅最終將提供作為實際的凸塊圖案，然而鎳反面的那層薄銅，則是供給封裝內的電路路徑使用。而鎳層則作為在電路和微型接點凸塊形成期間的蝕刻終止目的用途。
產生微型接點基材有兩種典型的方法(圖五)。第一種方法被稱之為「接點凸出」，使用銅/鎳/銅三金屬材料作為基礎。薄的銅側開始先被塗上光阻劑。此光阻劑然後予以成像並顯影，接著電路圖案被化學蝕刻在薄的銅層裡。在光阻劑予以去除之後，只剩下銅導體遺留在鎳合金核心層的表面上。在更進一步進行化學蝕刻法過程之前，一介電質薄膜被黏貼覆蓋在電路導體的表面上。相容的介電質包括聚硫亞氨和玻璃纖維，或者像是BT以及FR4那樣的強化聚芳族胺的層狀材料。欲暴露出用於作為晶片黏貼與引線銲接需求用途的電路圖案，介電質層可以採取一種雷射剝離製程來有選擇性地予以除去。
微型接點凸塊則經由二階段化學蝕刻(消除)製程與脫去殘留暴露的鎳而形成。一種光成像的光阻劑首先被用來界定凸塊的位置。所有未塗上光阻劑的地區則使用一種相當具有侵蝕性的蝕刻製程來預蝕刻，緊接著由較不具侵蝕性的細緻蝕刻來完成接點的外形輪廓。經由這個過程所產生的接點錐形輪廓，當使用125-微米厚的RA銅時，為從180微米的底部直徑一直到僅僅80微米的頂端。因為RA銅的材質厚度非常的均勻一致，因此在完成基材上的全部接點高度幾近於完美。
一種液體，光可成像的銲區光罩被施加覆蓋在整個微型接點凸塊與電路上面，然後予以光微影成像來暴露出凸塊與銲墊接點的圖案。全部非銲區光罩的塗佈，最後電鍍一層薄薄的鎳和金，而完成基材製造程序。
在第二種方法裡，吾人稱之為「接點穿透」，使用相同的蝕刻方法，首先形成微型接點凸塊。介電質層(例如，polyimide)則分別使用鑽孔或是蝕刻程序來予以圖案化。圖案化後的介電質層然後被予以對準並層壓至三金屬層的凸塊側。下一步，施加一保護薄膜至凸塊上面，同時三金屬的薄銅那一側則予以圖案化來形成電路層，緊隨著在電路側上進行銲罩沉積與圖案化。當保護膜被除去後，在暴露出的微型接點凸塊與銅電路上鍍鎳與金，以完成整個製作程序。
結論
微型接點CSP是使用鍍上Ni/ Au的銅凸塊來貼附在一銅電路層上，並且層壓至一介電材料基材。小直徑的微型接點凸塊技術，將可以製作具有高密度接點的區域陣列CSP 產品，此產品將具有高I/O與微細節距的高密度PoP堆疊，並且有較低的整體封裝高度與體積，並使得採用無鉛材料而有高可靠性的移動通訊應用成為可能。這些特徵將使微型接點CSP成為供給下一世代封裝的一個具有吸引力的解決辦法。SST-AP/Taiwan
致謝
特別向Long Huynh，Dan Buckminster，Dave Backer，以及Bel Haba致謝
作者
Sean Moran，計劃經理；Vern Solberg，資深應用工程師；以及Christopher P. Wade博士；資深計劃經理，可聯絡Tessera Technologies Inc.，住址為3099 Orchard Drive，San Jose，CA 95134；電話：408/894-0700 ;電子郵件信箱︰smoran@tessera.com、vsolberg123@aol.com、cwade@tessera.com。
圖一：左圖︰焊接至一塊PCB上微型接點凸塊的橫截面。右圖︰使用「接點穿越」技術而擁有0.4毫米節距微型接點凸塊陣列的SEM。
圖二：左圖︰標準BGA的CSP顯示較少的路徑與較高的托腳高度。右圖︰微型接點的CSP顯示增加的路徑或是較纖細的互連節距以及低的托腳高度。 |
|
|
|
