|
Chris Eddleman, LSI Logic Corp., Fort Collins, Colorado
Wu-Tung Cheng, Mentor Graphics Corp., Wilsonville, Oregon
當半導體製程中電晶體和金屬層數目增加時，傳統的故障隔離技術較無法成功地隔離出故障產生的原因。同時，診斷成本也因為定位實體缺陷所需的時間而增加。有一項針對良率診斷問題的解決方案是用掃瞄診斷為基礎的故障隔離技術。先前的以掃瞄診斷為基礎的技術既無法對於故障的種類提供足夠的資訊，也不能在診斷原因的過程中產生足夠高的信心水準。用新的掃瞄診斷演算法，現在不但有可能隔離出故障，也可以決定故障的種類，同時在執行破壞性分析之前，針對每一個「可疑者(suspect)」做一個信心水準排名。
次微米元件的良率分析是一個持續增加的挑戰。當許多採取代工或無晶圓廠(fabless)模式的公司在取得晶圓時，這種困難因缺少臨場(in-line)檢測的數據而變得更為複雜。在這種情形下，故障分析對於促進良率的提升更為關鍵。故障分析是一個故障隔離的過程，或是在確認一個實體缺陷之前，儘可能精確地隔離出故障的方法。
以掃瞄為基礎的診斷方式，常常使用在單一故障的故障隔離上[1-11]。最近，它也顯示可應用於良率的提升[1、2、12-15]。本研究工作所使用的診斷工具，適用於分析一些獨特的故障，以及在製造過程中產生的、可用於良率學習的故障種類。
良率學習
良率學習需要高效能的分析診斷工具，以處理統計上足夠多的故障數據。除了效能之外，掃除式診斷工具可促進良率學習效果的關鍵特色，是必須具備缺陷型別分類，以及對於可疑者作等級分類。文章中提到的工具，利用故障定位為基礎的方法，來確認可疑者。它也同時將可疑者作分門別類，以及為每一個可疑者打分數，用以表示這類故障的行為和此檢測儀上曾經測出的故障行為有多匹配。這種方法的一般流程述如下：
首先，對每種故障形態，診斷工具模擬每個有故障的單一邏輯閘線(相較於好的機器數值，這個位置具有相反的邏輯數值)，看看這種故障形態，是否可將故障套用這個自動測試設備(ATE)上，所有能夠觀測到的具有相同形態的故障點上。第二，如果掃瞄型診斷工具發現任何相關性，這種故障形態就會在該位置上判讀。第三，錯誤嘗試法會發現一個可判讀所有該類故障形態的一套最小集合。這個錯誤嘗試法則可作為一個涵蓋演算法的最小集合[1、2]，或是一個以機率為基礎的方法[7]。
此外，診斷工具將所有的故障資料分成幾種獨立的故障類別。對於每種故障類別，診斷工具列出所有能夠利用該故障類別進行判讀的「可疑者」。新型的診斷分析演算法也被加入用以對各種「可疑者」的行為進行分類，以及利用一個數學公式對每個「可疑者」的行為打分數，如此一來，對於每種故障類別，其中所有的可疑者就可分等級了。
將「可疑者」進行分類
此篇文章所使用的工具將所有的可疑者分成以下幾種類型：
l 卡點類(STUCK)：卡點於0或卡點於1。
l OPEN/DOM：這一類型用以在不同的模式下都無法處於0或1狀態的可疑故障點。這類可疑者可能因單一線路的斷路引起，或是在2個或更多線路間，有一個主要的橋接行為。
l 雙向橋接(BRIDGE_2WAY)：一個雙向橋接行為會成為一個「或連線(wired-OR)」及「與連線(wired-AND)」邏輯故障。也就是單一邏輯高電壓或低電壓訊號會造成兩種訊號同時拉高或拉低。
l 三向橋接(BRIDGE_3WAY)：此類橋接影響三條線路。
l EQ#：此種可疑者和以上所列出的故障相同。
l 無法確認型：此類故障總是在高或低狀態都失敗，但卻不能透過檢測儀或模擬檢測到它，因此無法歸類成卡點類(stuck-at)。
將可疑者分等級
除了將可疑者的行為作分類，新的演算法用一個數學公式為每種可疑者計算分數，該公式能夠計算出模擬行為和在自動檢測器(ATE)上觀測到的故障行為之間的相似性。不同的故障種類可能有不同的模擬行為，即使它們在同樣的邏輯位置。例如，一個橋接性故障應該比相同位置的卡點類故障有較少的故障形態。這個分數會從1到100間作歸一化；較高分數代表模擬出的故障行為和自動檢測器間觀測到的故障間具有較好的匹配性。每種故障類別中的所有可疑者都依分數分了等級。這個工具有一個選項可列出每種故障類別中，每種可疑者的比例。預設狀況下，掃瞄式診斷系統會列出分數高於80的可疑者，或在每種故障類別中排名前三的可疑者。
診斷結果
圖一a顯示掃瞄式診斷工具的結果輸出。它以一個故障晶片的追蹤資訊的部份作為開始，這部分資料若包含在最後的診斷報告中，它會在關鍵字“tracking_info_begin”以及“tracking_info_end”間保持相同。之後是關於診斷的總體資訊部分，如總故障類別數、總可疑故障數、中央處理器用於診斷的時間、輸入錯誤的檔案資料，最後是，故障模式總數、合格模式總數，以及未解讀的錯誤故障模式。每一種故障類別的資料就會依序列出。
針對每一種故障類別會提供以下數據：辨識號碼，屬於那種故障類別的可疑者數，可被那種故障類別行為判讀的故障模式數，以及故障模式總數。之後會有這類故障類別的故障資料列表。對每種可疑者所提供的資訊，包括辨識號碼、分數、故障匹配數(模擬出的故障和檢測器上觀測到的故障相匹配的總數量)、合格失配數(模擬出的合格模式和檢測器上觀測到的合格模式不匹配的總數量)、類型、值，以及由引線路徑名稱、單元(cell)名稱、網路名稱所組成的位置。
所有在某個故障類別的可疑者都會被列出其故障模式，同時它們的分數反映出它們如何很好的判讀了故障模式及合格模式。計算分數時，故障模式的判讀具有優先權，同時若一個可疑故障在作正確匹配時造成不匹配的情形時，則會對最後結果造成扣分。一個100分的可疑者可完美地解讀所有的故障模式與合格模式。通常而言，分數愈高愈好。如果一個故障元件發現有多種缺陷，則診斷的結果報告也會具有多種故障類別。
實驗與個案研究
在進行良率分析時，我們選用一個測試晶片。這個測試晶片使用0.11微米、低介電質、6層金屬佈線技術的金氧互補半導體(CMOS)製程製作而成。掃瞄分析時的故障資料會被依序紀錄。故障資料數對於總數據紀錄資料非常重要。如果收集到的故障資料太少，診斷結果可能不正確，但若收集到的故障資料太多、測試時間及測試成本會因而大增。為了達到此實驗的目的，對每個故障元件需收集200個故障比對週期。
12個故障元件會經由掃瞄式分析工具作診斷。此先進掃瞄診斷演算法能在12個故障元件中的10個上確認可能的故障位置。其中7個元件被診斷出的可疑者具有100分的等級；剩下的3個元件被診斷出的所有可疑者的分數都介於70到90之間。以下列出10個被分析元件中其中之一的詳細數據資料。
先進掃瞄式診斷工具找出一種故障類別中的2個可能的故障嫌疑犯(圖一b)。第一個可疑者被鑑別為NAND邏輯閘上Z輸出的一個STUCK-0卡點類故障。第二可疑者被鑑別為XNOR邏輯閘上A輸出的一個STUCK-0卡點類故障。此先進掃瞄診斷演算法將第二個可疑故障列為EQ1，表示它的故障位置和第一個可疑者的位置相同。
圖二顯示鑑定出的故障嫌移者的線路。請注意NAND邏輯閘的Z輸出不需額外分支數(fanouts)來驅動XNOR邏輯閘的A輸入。因為這個原因，此演算法鑑定出兩個位置，表示實體缺陷的位置可能在NAND，XNOR閘內，或兩者之間的金屬佈線上。故障被隔離出來後，現在剩下的分析可在進行任何破壞性分析前，集中在2個可疑的邏輯閘上。針對2個邏輯閘間的受鑑定節點做實際電路佈局圖的分析，結果顯示感興趣的故障點在第三層金屬層及其下佈線上。
這個故障晶片用化學蝕刻，結合平行剝離(parallel lapping)等還原製程的方式，用於曝露第三層金屬的感興趣節點。此可疑點用掃描式電子顯微鏡腔體內奈米探針作電性檢測。顯示在第三層金屬層上，NAND邏輯閘上Z輸出並未受到損害。這個節點的電性分析應該同時顯示出n-p及p-n二極體的特性。圖三顯示出可疑節點處一個n-p接面二極體的IV曲線。
進一步將驅動NAND邏輯閘作實體電路佈局圖的分析，顯示出了具有與n和p有效輸出點同時接觸的單一接觸。經確定，一個p型有效接觸窗會導致一個stuck-at-zero卡點類故障，同時只生成一個n-p型二極體。以雙束型聚焦離子束斷切面分析(FIB)，對此可能的p型有效接觸窗故障作分析，確認它因為蝕刻沒有完全而造成無法接地，如圖四。這裏很重要必須指出此缺陷是一個斷路，但是因為它的位置在電路中，它的行為就像是一個卡點類(stuck-at)缺陷。
結論
良率分析對晶圓廠製程控制是非常重要的一環。提供正確而及時的分析數據給晶圓廠更是非常具有價值的，特別是當晶圓廠想提升良率之際。以先進掃瞄式診斷分析儀，故障的發生原因可在非常短的時間內分析完成，同時又具有高故障原因分析成功率。所描述的方法透過結合更新故障模型、可診斷斷路、橋接及卡點(stuck-at)類故障。
這個新技術也提供有關可疑故障型別的資訊，然後將每個可疑者根據它和已觀測到的實際故障間的相似性程度作排名。一旦故障型別被確認以及可能的故障被鑑定，物性故障分析就可偏向特定故障/可疑者，如此可減少須來回還原製程/分析週期的時間。
當所有可疑者都被排名之後，電性分析就可以集中在最可能產生故障的位置，以減少用於分析故障產生的根本原因上所需的時間。實體電路佈局圖的分析仍然在決定要還原此晶片到那一層金屬層，以及在那一層金屬層，應該執行那一類的電性分析上，具有重要的地位。雖然先進掃瞄式診斷儀可以將可能的故障正確隔離出來，但分析每一種故障所需的時間，也同時和故障點所在的金屬層堆疊和複雜度有關。因為先進掃瞄式故障分析儀具備高的故障根本原因分析成功率，以及短分析週期，它可成功地提升晶圓廠的良率。SST-AP/Taiwan
參考文獻
1. J. Waicukauski, E. Lindbloom, 焅ailure Diagnosis of Structured Circuits,?IEEE Design and Test of Comp., Vol. 6, No., 4, pp. 49-60, 1989.
2. T. Bartenstein, D. Heaberlin, L.Huisman, D. Sliwinski, 璌iagnosing Combinational Login Designs using the Single Location At-A-Time (SLAT) Paradigm,?in Proc. Intl. Test Conf., pp. 287-296, 2001.
3. W.-T. Cheng, K.-H. Tsai, Y. Huang, N. Tamarapalli, J. Rajski, 鏠ompactor Independent Direct Diagnosis,?Proc. of Asian Test Symp., pp. 15-17, 2004.
4. D. Bodoh, A. Blakely, T. Garyet, 璌iagnostic Fault Simulation for the Failure Analysis,?Proc. Int𠑥 Symp. for Test and Failure Analysis 2004.
5. H. Balachandran, et al., 鏠orrelation of Logical Failures to a Suspect Process Step,?Proc. Intl. Test Conf., pp. 458-466, 1999.
6. A. Kinra et al., 尞ogic Mapping on a Microprocessor,?Proc. Intl. Test Conf., pp. 701-710, 2000.
7. D. B. Lavo, I. Hartanto, T.Larrabe, 岞ultiplets, Models, and the Search for Meaning: Improving Per-Test Fault Diagnosis,?Proc. Intl Test Conf., pp. 250-259, 2002.
8. D. B. Lavo, B. Chess, T. Larrabee, I. Hartanto, 𡦖robabilistic Mixed-model Fault Diagnosis,?Proc. Intl. Test Conf, pp. 1084-1093, 1998.
9. D. B. Lavo, B. Chess, T. Larrabee, J. F. Ferguson, 璌iagnosing Realastic Bridging Faults with Single Stuck-at Information,?IEEE Trans. On CAD of ICs and Systems, Vol. 17, Issue 3, pp. 255-268, March 1998.
10. R. Desineni, R.D. Blanton, 璌iagnosis of Arbitrary Defects using Neighborhood Function Extraction,?Proc. Of VLSI Test Symposium 2005.
11. R. D. Blanton, 焅ailure Diagnosis using Fault Tuples,?in Proc. of IEEE Latin American Test Workshop, pp. 253-257, Feb 2001.
12. W. Maly, et. al., 璌eformation of IC Structure in Test and Yield learning,?Proc. Intl. Test Conf. 2003, pp. 856-865.
13. J.B. Khare, et al., 㛝ield-oriented Computer-aided Defect Diagnosis,?IEEE Trans. on Semi. Manufacturing, Vol. 8, Issue 2, pp. 195-206, May 1995.
14. C. Hora, R Segers, S. Eichenberger, M. Lousberg, 𨯗n Effective Diagnosis Method to Support Yield Improvement,?Proc. Int𠑥 Test Conf. 2002.
15. A. Leininger, et al., 鏠ompression Mode Diagnosis Enables High-volume Monitoring Diagnosis Flow,?to appear in ITC 2005, Paper 7.3.
作者
Chris Eddleman為一名內部故障分析工程師，任職公司為LSI Logic, 2001 Danfield Court, Fort Collins, CO 80525；電子郵件信箱：chris.eddleman@lsi.com。
Wu-Tung Cheng為Mentor Graphics Corp.公司測試產品先進設計部首席科學家；電子郵件信箱：wu-tung_cheng@mentor.com。
圖一：掃瞄診斷輸出結果：(a)使用測試晶片及(b)使用高級掃瞄式診斷工具。
圖二：故障嫌疑者的圖面線路。 |
|
|
|
