Smixer Chiu, Hung Ming Lin, Benjamin Lin, James Wu, 力晶半導體公司(PSC)
Chin-Chou Kevin Huang, James Manka, Desmond Goh, Healthy Huang, David Tien, 科磊(KLA-Tencor)公司
當半導體產業持續邁向50nm以及未來的技術節點量產時，為了要嚴謹地控制重合疊對到足以符合越來越小重合疊對控制窗口的嚴格要求，難以克服的阻礙不只來自於技術面、同時也來自於經濟面的挑戰。
在本篇論文中，作者將針對50nm節點製程說明重合疊對誤差的潛在根源，並且詳細介紹一種能準確地定位出根本誤差來源的方法，可運用來降低動態隨機存取記憶體(DRAM)/快閃記憶體(FLASH)量產的重合疊對誤差，進而促進新製程技術的蓬勃發展。
簡而言之，基於一系列的實驗和分析，作者證明出高階殘值的主要貢獻歸因於掃描機台的混搭(mix-and-match)組合。反過來說，使用來自重合疊對量測系統所產生的以及來自先進製程控制(APC)系統所迴饋的高階校準，其重合疊對控制方法將可以有效地減少混搭式的高階殘值誤差。
序言
在處於新的技術節點蓬勃發展階段之際，經常遭遇到高階重合疊對殘值誤差，殘值誤差是量測重合疊對誤差中未被模式化的部份。傳統上，線性的(第一階)模式被使用在掃描機...more 
