2008/11  Vo.47   線上訂閱
產業新聞

 
半導體科技精選專文
 • 暗視野成像檢測儀進行金屬線側壁空穴監測元件可靠性增加
我們採用了缺陷監控策略來辨識並追蹤會導致良率和可靠性問題的偏差。特定的缺陷類型可能會對良率、可靠性或兩者都造成影響。消除對良率致命的缺陷並不一定能確保獲得高可靠性。在高良率的晶圓上可能存在潛在的缺陷，最終影響到元件的可靠性。此類缺陷可能會對晶圓廠造成昂貴代價，因為可靠性問題只有在客戶環境下使用元件時才會發現。成功的缺陷監測方法可為工程師提供採取矯正措施所需的偏差資訊，以消除良率和可靠性方面的問題。

做為 DRAM、NAND 快閃式記憶體和 CMOS 影像感應器的量產製造商之一，Hynix Semiconductor 採行創新的監控策略，來辨識會對元件可靠性造成影響的缺陷問題。其中一個問題涉及到 66 奈米的 DRAM 元件上可見的金屬側壁空穴缺陷，該缺陷不會影響良率，但會影響元件可靠性。本文描述了側壁空穴與元件可靠性之間的相關性，以及金屬側壁空穴缺陷機制。此外，還簡要介紹了如何實施偏差監控策略來辨識和追蹤缺陷問題。這樣 Hynix 就可以對製程進行優化，藉此避免缺陷形成，並提高元件可靠性和品質。

元件可靠性
除了測試元件性能外，Hynix 還對元件可靠性進行了廣泛的測試。在以往，標準可靠性分析（包括在嚴苛環境條件下的各種嚴苛重複測試），發現過一些DRAM 元件上的週期性可靠性失效。為判斷導致可靠性失效的問題根源，因此進行了詳細的失效分析。封裝測試將可靠性失效與後端金屬層連結在一起。使用聚焦離子束 (FIB) 進行分隔和剖面，以使用透視電子顯微鏡法 (TEM) 或掃描電子顯微鏡法(SEM) 讓有失效的地方成像。這些失效分析顯示，沿金屬線側壁（圖一）的空穴造成了可靠性問題。
more
 • 以STARlight2+ 72奈米像素對晶圓製造廠記憶體光罩進行質量檢測以及對光罩污染物檢測能力的評估結果
當半導體業界開始亞50奈米半間距(sub 50nm half pitch)設計節點(design nodes)之際，需要更高的解析度(resolution)與先進檢測演算法，以解決特徵尺寸的微細化(shrinking features)問題，和找出嚴重限制優良率的缺陷。本報告評估了STARlight2+ 72奈米像素(72nm pixel)對DRAM光罩的檢...more
化合物半導體與光電技術精選專文
 • [CS精選]發光二極體到達世紀的里程碑
在預測下一個十年我們最有前景的光源將帶領到哪裡的同時，Fred Schubert和Jong Kyu Kim領導我們走過百年之發光二極體的旅程。 Fred Schubert, Jong Kyu Kim 　英國的無線通訊工程師Henry Joseph Round完全是在無意中發現發光二極體的元件。當在研究金屬半導體整流器碳化矽(SiC)的電子特性時，其中碳化矽元件提供了對於目....more
 
產品櫥窗
活動預告
 
Copyrightc 1999-2008 亞格數位股份有限公司版權所有
非經本公司同意不得將全部或部分內容轉載於任何形式之媒體